[發明專利]像素單元結構、陣列基板和顯示裝置

無效

• 申請號: 201210501139.5
• 申請日: 2012-11-29
• 公開（公告）號: CN102981335A
• 公開（公告）日: 2013-03-20
• 發明（設計）人: 祁小敬;吳博;胡理科
• 申請（專利權）人: 京東方科技集團股份有限公司;成都京東方光電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

技術領域

本發明涉及液晶顯示器領域，尤其涉及一種像素單元結構、陣列基板和顯示裝置。

背景技術

薄膜晶體管液晶顯示器（Thin?Film?Transistor?Liquid?Crystal?Display，簡稱TFT-LCD）具有體積小、功耗低、無輻射等優點，在平板顯示領域中占據了主導地位。

LCD根據電場形式的不同可分為多種類型，其中，高級超維場轉換（Advancedsuper?Dimension?Switch，簡稱ADS）型TFT-LCD具有寬視角、高開口率、高透過率等優點而被廣泛的應用。其通過同一平面內像素電極邊緣所產生的平行電場以及像素電極層與公共電極層間產生的縱向電場形成多維空間復合電場，像素電極和公共電極之間的電勢差可以驅動液晶分子轉動，使液晶盒內像素電極間、像素電極正上方所有取向液晶分子都能夠產生旋轉轉換，通過不同的電勢差可以控制液晶層透過率的變化，使得液晶顯示器上形成不同的灰階，實現顯示。

發明人在實現本發明的過程中發現，在一幀畫面的時間間隔里，某一像素電極必須與公共電極之間保持一定的電勢差，使得該像素電極與公共電極之間的液晶保持一定的排布情況。而只要液晶顯示器在工作，公共電極的電勢是固定不變的，因此像素電極的電勢也需要在一幀畫面的時間間隔里保持不變，故而需要在像素單元內設置有存儲電容，該存儲電容有助于增強像素電極的電勢維持能力。但增加存儲電容后，又會減小像素單元的開口率，同時，增加存儲電容意味著增加了制作像素單元結構的掩膜的工序，增加了像素單元結構的制作成本。

發明內容

本發明所要解決的技術問題在于提供一種像素單元結構、陣列基板和顯示裝置，該像素單元結構在實現存儲電容的同時，保證像素單元的高開口率和低制作成本。

為解決上述技術問題，本發明像素單元結構和陣列基板采用如下技術方案：

一種像素單元結構，包括薄膜晶體管TFT、第一遮蔽層，所述第一遮蔽層與TFT有源層的漏極區域相對，所述第一遮蔽層連接至陣列基板的公共電極，與所述有源層的漏極區域之間形成電容。

進一步地，所述薄膜晶體管包括包括有源層、第二絕緣層、柵極、位于同一層的源極和漏極，其中，所述源極連接所述像素單元結構的數據線和所述有源層的源極區域，所述漏極連接所述像素單元結構的像素電極和所述有源層的漏極區域。

所述像素單元結構還包括與所述第一遮蔽層位于同一層的第二遮蔽層，所述第二遮蔽層與所述有源層上除去漏極區域的其他區域相對。

當所述像素單元結構的驅動模式為高級超維場轉換模式時，所述像素單元結構還包括：

依次設置于所述第三絕緣層上的第四絕緣層、公共電極層、第五絕緣層和像素電極，所述第三絕緣層、第四絕緣層和第五絕緣層均具有過孔，各所述過孔填充有導電材料，且各所述過孔中填充的導電材料相通；

其中，所述有源層的漏極或源極通過所述相接的導電材料連接至所述像素電極上。

所述有源層由單晶硅或經過輕摻雜處理的多晶硅和經過重摻雜處理的多晶硅間隔形成。

述像素單元結構具有至少一個柵極，所述有源層中的單晶硅或經過輕摻雜處理的多晶硅與所述柵極相對。

所述有源層的源極區域和漏極區域的材質為經過重摻雜處理的多晶硅。

所述第一遮蔽層和所述第二遮蔽層一體成型。

一種陣列基板，包括襯底基板和多個位于所述襯底基板上的上述的像素單元結構，

其中，各所述像素單元結構的第一遮蔽層分別連接至所述陣列基板的公共電極，

或

各所述像素單元結構的第一遮蔽層串聯共同連接至所述陣列基板的公共電極。

本發明還提供了一種顯示裝置，該裝置中包括上述陣列基板。

本發明提供的像素單元結構中，第一遮蔽層能夠與有源層的連接像素電極的源極或漏極之間形成電容，從而實現了像素單元結構中的存儲電容。另外，由于與所述漏極形成存儲電容的第一遮蔽層與連接像素電極的源極或漏極相對，對所述像素單元結構的開口率無影響，保證了所述像素單元結構的高開口率。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明實施例中的像素單元結構的剖面圖一；

圖2為本發明實施例中的部分像素單元結構的平面圖一；