[發(fā)明專利]數(shù)據(jù)流存儲(chǔ)方法及現(xiàn)場(chǎng)可編程門(mén)陣列

在審

• 申請(qǐng)?zhí)枺?/td>: 201210500605.8
• 申請(qǐng)日: 2012-11-29
• 公開(kāi)（公告）號(hào): CN103853629A
• 公開(kāi)（公告）日: 2014-06-11
• 發(fā)明（設(shè)計(jì)）人: 朱璟輝
• 申請(qǐng)（專利權(quán)）人: 藝倫半導(dǎo)體技術(shù)股份有限公司
• 主分類號(hào): G06F11/14
• 分類號(hào): G06F11/14;G06F9/46
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 任默聞

技術(shù)領(lǐng)域

本發(fā)明關(guān)于數(shù)據(jù)流存儲(chǔ)技術(shù)，特別是關(guān)于可編程門(mén)陣列FPGA的數(shù)據(jù)流存儲(chǔ)技術(shù)，具體的講是一種非易失性可編程邏輯器件的數(shù)據(jù)流存儲(chǔ)方法及現(xiàn)場(chǎng)可編程門(mén)陣列。

背景技術(shù)

FPGA是一種可以在上電之后，再把需要的控制程序進(jìn)行輸入的芯片。因此，F(xiàn)PGA不是固定的電路，而是一種可以視需要而改變功能的芯片，F(xiàn)PGA的功能可以隨著輸入的數(shù)據(jù)而改變。

FPGA從存儲(chǔ)編程數(shù)據(jù)的特性來(lái)講，一般分為易失性FPGA和非易失性FPGA兩種。易失性FPGA通常采用SRAM存儲(chǔ)器來(lái)存放編程數(shù)據(jù)流文件。在器件上電時(shí)，一般需要由外部CPU編程，或者自動(dòng)由外部的非易失性存儲(chǔ)器中加載編程數(shù)據(jù)流文件。而非易失性FPGA由于自身存儲(chǔ)器中已保留編程數(shù)據(jù)流文件，上電后即可進(jìn)如工作狀態(tài)。

非易失性FPGA的實(shí)現(xiàn)主要有兩種情景：一種是用非易失性存儲(chǔ)器直接控制邏輯電路。目前所有的SPLD（簡(jiǎn)單PLD）、CPLD（復(fù)雜PLD）和部分非易失性FPGA都是采用此方式。另一種非易失性FPGA是以SRAM直接控制邏輯電路，但在芯片上同時(shí)有非易失性存儲(chǔ)器。在器件上電時(shí)，編程數(shù)據(jù)流文件會(huì)從非易失性存儲(chǔ)器自動(dòng)加載到SRAM中。

專利號(hào)為6828823的美國(guó)專利申請(qǐng)涉及帶有SRAM的非易失性FPGA器件，該申請(qǐng)公開(kāi)的FPGA器件通過(guò)FPGA外部的JTAG接口或CPU接口對(duì)SRAM直接編程，編程結(jié)束后FPGA可進(jìn)如工作狀態(tài)。另一種方式是通過(guò)FPGA外部的JTAG接口對(duì)EEPROM編程。結(jié)束后FPGA會(huì)接受指令自動(dòng)從EEPROM復(fù)制整個(gè)數(shù)據(jù)流文件到SRAM中。復(fù)制結(jié)束后FPGA可進(jìn)如工作狀態(tài)。此類FPGA器件存在的主要問(wèn)題在于工作過(guò)程較為復(fù)雜，僅能實(shí)現(xiàn)將數(shù)據(jù)流文件從EEPROM復(fù)制到SRAM，無(wú)法實(shí)現(xiàn)數(shù)據(jù)流文件在EEPROM與SRAM之間的雙向傳輸，因此需要用戶需要掌握對(duì)兩種或多種的存儲(chǔ)器的編程操作，降低了用戶體驗(yàn)。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供了一種非易失性可編程邏輯器件的數(shù)據(jù)流存儲(chǔ)方法以及現(xiàn)場(chǎng)可編程門(mén)陣列，簡(jiǎn)化了用戶對(duì)帶有易失性存儲(chǔ)器諸如SRAM的非易失性FPGA器件的編程方法，通過(guò)FPGA中的控制電路模塊，在外部的指令下，可將易失性存儲(chǔ)器中的數(shù)據(jù)流文件自動(dòng)復(fù)制到非易失性存儲(chǔ)器中，從而完成對(duì)非易失性FPGA的編程。

本發(fā)明的目的之一是，提供一種非易失性可編程邏輯器件PLD的數(shù)據(jù)流存儲(chǔ)方法，所述的非易失性可編程邏輯器件包括非易失性存儲(chǔ)器以及易失性存儲(chǔ)器，所述的方法包括：從數(shù)據(jù)接口接收編程指令，所述的編程指令用于指示對(duì)易失性存儲(chǔ)器進(jìn)行編程；根據(jù)所述的編程指令對(duì)易失性存儲(chǔ)器進(jìn)行編程操作，配置數(shù)據(jù)流文件；從數(shù)據(jù)接口接收復(fù)制指令，所述的復(fù)制指令用于指示將易失性存儲(chǔ)器中的數(shù)據(jù)流文件復(fù)制到所述的非易失性存儲(chǔ)器；根據(jù)所述的復(fù)制指令將數(shù)據(jù)流文件復(fù)制到所述的非易失性存儲(chǔ)器。

本發(fā)明的目的之一是，提供一種非易失性可編程邏輯器件PLD的數(shù)據(jù)流存儲(chǔ)方法，所述的非易失性可編程邏輯器件包括非易失性存儲(chǔ)器以及易失性存儲(chǔ)器，所述的方法包括：從數(shù)據(jù)接口接收編程指令，所述的編程指令用于指示對(duì)易失性存儲(chǔ)器和非易失性存儲(chǔ)器進(jìn)行編程；根據(jù)所述的編程指令對(duì)所述的易失性存儲(chǔ)器進(jìn)行編程操作，配置數(shù)據(jù)流文件；根據(jù)所述的編程指令對(duì)所述的非易失性存儲(chǔ)器進(jìn)行編程操作，配置第二數(shù)據(jù)流文件；從數(shù)據(jù)接口接收復(fù)制指令，所述的復(fù)制指令用于指示將數(shù)據(jù)流文件從易失性存儲(chǔ)器復(fù)制到所述的非易失性存儲(chǔ)器，將第二數(shù)據(jù)流文件從非易失性存儲(chǔ)器復(fù)制到所述的易失性存儲(chǔ)器；根據(jù)所述的復(fù)制指令將數(shù)據(jù)流文件從易失性存儲(chǔ)器復(fù)制到所述的非易失性存儲(chǔ)器，將第二數(shù)據(jù)流文件從非易失性存儲(chǔ)器復(fù)制到所述的易失性存儲(chǔ)器。

本發(fā)明的目的之一是，提供一種現(xiàn)場(chǎng)可編程門(mén)陣列，包括非易失性存儲(chǔ)器、易失性存儲(chǔ)器、數(shù)據(jù)接口、數(shù)據(jù)流傳輸器以及TAP控制器，所述的數(shù)據(jù)接口，用于接收編程指令，所述的編程指令用于指示TAP控制器對(duì)易失性存儲(chǔ)器和非易失性存儲(chǔ)器進(jìn)行編程操作；所述的TAP控制器，用于根據(jù)所述的編程指令對(duì)所述的易失性存儲(chǔ)器進(jìn)行編程操作，配置數(shù)據(jù)流文件，根據(jù)所述的編程指令對(duì)所述的非易失性存儲(chǔ)器進(jìn)行編程操作，配置第二數(shù)據(jù)流文件；所述的數(shù)據(jù)接口，還用于接收復(fù)制指令，所述的復(fù)制指令用于指示將數(shù)據(jù)流文件從易失性存儲(chǔ)器復(fù)制到所述的非易失性存儲(chǔ)器，將第二數(shù)據(jù)流文件從非易失性存儲(chǔ)器復(fù)制到所述的易失性存儲(chǔ)器；所述的數(shù)據(jù)流傳輸器，用于根據(jù)所述的復(fù)制指令將數(shù)據(jù)流文件從易失性存儲(chǔ)器復(fù)制到所述的非易失性存儲(chǔ)器，將第二數(shù)據(jù)流文件從非易失性存儲(chǔ)器復(fù)制到所述的易失性存儲(chǔ)器。