[發明專利]形成半導體器件替代柵的方法以及制造半導體器件的方法

有效

• 申請號: 201210500533.7
• 申請日: 2012-11-29
• 公開（公告）號: CN103854980A
• 公開（公告）日: 2014-06-11
• 發明（設計）人: 許高博;徐秋霞
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

技術領域

本發明涉及超深亞微米半導體器件技術領域，尤其涉及一種形成半導體器件替代柵的方法及制造半導體器件的方法。

背景技術

40多年來，集成電路按摩爾定律持續發展，特征尺寸不斷縮小，集成度不斷提高，功能越來越強。目前，金屬氧化物半導體晶體管（MOSFET）的特征尺寸已進入亞50納米。伴隨著器件特征尺寸的不斷減小，如果仍采用傳統的多晶硅柵，多晶硅耗盡效應將越來越嚴重，多晶硅電阻也將隨之增大，PMOS的硼穿透現象會更加顯著，這些障礙將嚴重限制器件性能的進一步提高。為了克服以上困難，工業界開始采用高介電常數柵介質-金屬柵結構代替傳統的氧化硅/多晶硅柵結構。

在高k柵介質-金屬柵半導體器件的制備上，通常包括兩種制備工藝：一種是“先柵（gate?first）”制備工藝，一種是“后柵（gate?last）”制備工藝。先柵制備工藝是先制備金屬柵電極后制備源/漏電極，其與標準CMOS工藝流程相似。其特點是工藝簡單，與標準CMOS工藝相兼容，標準CMOS工藝中常用的一些工藝在先柵工藝中也可采用，有利于節省成本。但這種方法存在一些難以克服的缺點：首先是金屬柵電極容易被注入源/漏電極的離子穿透而影響器件的電學特性；其次是激活源/漏電極雜質的高溫工藝對金屬柵的功函數會有很大的影響，大部分金屬柵材料在高溫退火處理后其功函數會向禁帶中央移動，導致器件性能的退化。后柵制備工藝，又稱大馬士革工藝，國際常用的后柵制備工藝是先形成犧牲柵堆疊，在完成源/漏注入與激活工藝后，通過平坦化處理去掉犧牲柵堆疊，形成柵槽，然后重新淀積金屬柵，完成高k柵介質-金屬柵半導體器件的制備。這種后柵工藝的優點是金屬柵電極在源/漏激活的高溫退火工藝之后形成，避免了高溫工藝對金屬柵特性的影響，使器件獲得很高的穩定性和一致性，有利于形成高性能的高k柵介質-金屬柵半導體器件和電路；但是傳統的后柵工藝是同時平坦化和去除N型器件區域和P型器件區域的假柵結構，當采用不同的替代柵結構時，這樣的工藝會非常復雜。

發明內容

根據本發明的一個方面，提供一種形成半導體器件替代柵的方法，該方法包括：提供半導體襯底，所述半導體襯底包括N型器件區域和P型器件區域；

在所述N型器件區域上形成第一犧牲柵堆疊，在所述P型器件區域上形成第二犧牲柵堆疊，所述第一和第二犧牲柵堆疊中的每一個包括犧牲柵介質和犧牲柵電極，所述犧牲柵介質位于所述半導體襯底上，所述犧牲柵電極位于所述犧牲柵介質上，且所述N型器件區域中的犧牲柵電極高于所述P型器件區域中的柵電極；

環繞所述第一犧牲柵堆疊形成第一側墻，并且環繞所述第二犧牲柵堆疊形成第二側墻；

在所述半導體襯底中位于所述第一和第二犧牲柵堆疊的每一個兩側處形成源/漏區；

在所述半導體襯底之上形成第一保護層；

平坦化所述第一保護層至所述N型器件區域中的所述犧牲柵電極暴露；

去除所述N型器件區域中的所述第一犧牲柵堆疊以在所述第一側墻內形成第一開口；

在所述半導體襯底之上形成N型替代柵層，從而在所述第一開口內形成N型替代柵堆疊；

平坦化所述N型替代柵層至所述P型器件區域中的所述第二犧牲柵堆疊暴露；

在所述半導體襯底之上形成第二保護層；

去除所述P型器件區域中的所述第二保護層至所述第二犧牲柵堆疊暴露；

去除所述P型器件區域中的所述第二犧牲柵堆疊以在所述第二側墻內形成第二開口；

在所述半導體襯底之上形成P型替代柵層，從而在所述第二開口內形成P型替代柵堆疊；以及

平坦化所述P型替代柵層至所述N型器件區域中的所述N型替代柵堆疊暴露。

根據本發明的另一個方面，提供一種制造半導體器件的方法，包括：根據上述方法在半導體襯底上形成替代柵堆疊；形成層間介質層；以及在所述層間介質層上形成柵和源/漏通孔，并藉由所述通孔形成柵和源/漏引線。

本發明提供的這種半導體器件的制造方法在N型器件區域與P型器件區域采用不同高度的犧牲柵結構，在平坦化過程中先去除N型器件區域的犧牲柵結構，形成N型替代柵結構，然后，去除P型器件區域的犧牲柵結構，形成P型替代柵結構，克服了傳統的替代柵工藝中同時去除N型和P型器件區域的犧牲柵結構分別形成替代柵結構的復雜工藝，保證了N型器件和P型器件的電學特性。

附圖說明

通過以下參照附圖對本發明實施例的描述，本發明的上述以及其他目的、特征和優點將更為清楚。在各附圖中，相同或類似的附圖標記表示相同或者類似的結構或步驟。