[發明專利]銅金屬覆蓋層的制備方法

有效

• 申請號: 201210496254.8
• 申請日: 2012-11-28
• 公開（公告）號: CN102938393A
• 公開（公告）日: 2013-02-20
• 發明（設計）人: 張亮
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

1.一種銅金屬覆蓋層的制備方法，其特征在于，所述方法包括：

執行步驟S1：提供具有冗余銅金屬填充的半導體器件；

執行步驟S2：化學機械研磨所述具有冗余銅金屬填充的半導體器件之冗余金屬銅填充所在的表面，并將所述研磨停止在所述防金屬擴散層；

執行步驟S3：對經過所述步驟S2平坦化處理后的半導體器件進行離子干法刻蝕，通過調節所述等離子的種類、密度、功率、加速電壓、干刻時間，以及刻蝕氣體的種類和流量的其中之一或者其組合，使其對所述銅金屬填充具有高的材料去除率，對所述防金屬擴散層具有低的材料去除率，并使得所述銅金屬填充的第二上表面較所述溝槽結構之第一上邊沿具有預定高度h₁的凹陷；

執行步驟S4：在所述銅金屬填充的第二上表面和所述防金屬擴散層的第三上表面淀積金屬覆蓋層，所述金屬覆蓋層與所述銅金屬填充形成金屬對金屬的化學鍵和金屬鍵，并在電力作用下所述金屬覆蓋層與所述銅金屬填充電性連接；

執行步驟S5：通過化學機械研磨去除所述防金屬擴散層，并對所述低介電常數介質層保持過研磨，以完全去除所述防金屬擴散層且所述銅金屬填充的第二上表面具有所述金屬覆蓋層，所述金屬覆蓋層與所述低介電常數介質層具有共平面的上表面；

執行步驟S6：在所述金屬覆蓋層與所述低介電常數介質層共平面的上表面淀積所述介質隔離保護層，以防止所述金屬覆蓋層氧化或者腐蝕。

2.如權利要求1所述的銅金屬覆蓋層的制備方法，其特征在于，所述具有冗余銅金屬填充的半導體器件的制備方法進一步包括在具有下層金屬連線的硅基襯底上設置低介電常數介質層；在所述低介電常數介質層中刻蝕形成所述溝槽結構；在所述溝槽結構內及其低介電常數介質層的第一上表面淀積防金屬擴散層；在所述溝槽結構內淀積所述銅籽晶層，并通過電鍍工藝進行金屬銅填充以形成所述冗余銅金屬填充。

3.如權利要求2所述的銅金屬覆蓋層的制備方法，其特征在于，所述低介電常數介質層的相對介電常數為2.5。

4.如權利要求3所述的銅金屬覆蓋層的制備方法，其特征在于，所述防金屬擴散層為鉭、氮化鉭的其中之一。

5.如權利要求1所述的銅金屬覆蓋層的制備方法，其特征在于，所述金屬覆蓋層為釕、銥、鋨、銠、鈷鎢磷、鎘、錳及其金屬化合物或合金。

6.如權利要求1所述的銅金屬覆蓋層的制備方法，其特征在于，所述金屬覆蓋層的厚度為10～2000埃。

7.如權利要求1所述的銅金屬覆蓋層的制備方法，其特征在于，所述金屬覆蓋層的淀積方式為PVD、MOCVD、PLD以及濕法涂覆的其中之一。

8.如權利要求1所述的銅金屬覆蓋層的制備方法，其特征在于，所述銅金屬覆蓋層的制備方法進一步包括在所述金屬覆蓋層淀積后，對所述半導體器件進行熱處理工藝，所述熱處理的溫度為100～450℃，所述熱處理時間為1～200min。

9.如權利要求1所述的銅金屬覆蓋層的制備方法，其特征在于，所述銅金屬覆蓋層的制備方法中所述過研磨的程度取決于所述預定高度h₁，以及所述金屬覆蓋層的厚度。

10.如權利要求1所述的銅金屬覆蓋層的制備方法，其特征在于，所述過研磨的程度以完全去除所述防金屬擴散層且所述銅金屬填充的第一上表面具有所述金屬覆蓋層。

11.如權利要求10所述的銅金屬覆蓋層的制備方法，其特征在于，在所述防金屬擴散層的過研磨中所述防金屬擴散層被去除的厚度為100～800埃。

12.如權利要求11所述的銅金屬覆蓋層的制備方法，其特征在于，所述介質隔離保護層為氮化硅、碳化硅、氮氧化硅，氮摻雜的碳化硅的其中之一或者其組合層。

13.如權利要求12所述的銅金屬覆蓋層的制備方法，其特征在于，所述介質隔離保護層的厚度為50～1000埃。

14.如權利要求13所述的銅金屬覆蓋層的制備方法，其特征在于，所述介質隔離保護層為氮摻雜的碳化硅，且所述作為介質隔離層的氮摻雜的碳化硅的厚度為500埃。

15.如權利要求1～14任一權利要求所述的銅金屬覆蓋層的制備方法，其特征在于，所述半導體器件為45nm及以下并采用多孔低介電常數介質層的銅金屬互連技術節點。