[發明專利]非易失性存儲器件及其制造方法

無效

• 申請號: 201210495618.0
• 申請日: 2012-11-28
• 公開（公告）號: CN103426917A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 安泳洙;吳政燮
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L27/115;H01L21/28;H01L21/8247
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 石卓瓊;俞波

1.一種非易失性存儲器件，包括：

溝道層，所述溝道層垂直于襯底的表面而突出；

隧道絕緣層，所述隧道絕緣層形成在所述溝道層的表面上；

層疊結構，在所述層疊結構中，沿著所述溝道層交替地形成有多個浮柵電極和多個控制柵電極；以及

電荷阻擋層，所述電荷阻擋層插入在所述多個浮柵電極中的每個浮柵電極與所述多個控制柵電極中的每個控制柵電極之間，

其中，布置所述多個浮柵電極的第一部分使得所述浮柵電極的所述第一部分中的每個浮柵電極位于所述多個控制柵電極的兩個控制柵電極之間，以及

其中，所述多個浮柵電極中的浮柵電極位于所述層疊結構的最下部和最上部，且所述多個浮柵電極中的位于層疊結構的最下部和最上部的浮柵電極每個都在平行于襯底方向上具有比所述多個浮柵電極的第一部分的每個浮柵電極小的寬度。

2.如權利要求1所述的非易失性存儲器件，還包括：

多個存儲器單元，所述多個存儲器單元沿著所述溝道層布置，

其中，所述存儲器單元每個都包括所述多個浮柵電極的所述第一部分中的一個浮柵電極、和與所述一個浮柵電極相鄰的兩個控制柵電極。

3.如權利要求1所述的非易失性存儲器件，其中，所述多個浮柵電極中的位于所述層疊結構的最下部和最上部的浮柵電極是虛設浮柵電極。

4.如權利要求1所述的非易失性存儲器件，其中，所述多個控制柵電極中的每個控制柵電極在平行于所述襯底的方向上具有比所述多個浮柵電極中的每個浮柵電極大的寬度。

5.如權利要求1所述的非易失性存儲器件，還包括絕緣層，所述絕緣層包圍所述浮柵電極的外表面。

6.一種制造非易失性存儲器件的方法，所述方法包括以下步驟：

在襯底之上形成第一層間電介質層；

在所述第一層間電介質層之上形成交替地層疊多個犧牲層和多個第二層間電介質層的層疊結構；

在所述多個犧牲層中的最上面的犧牲層之上形成第三層間電介質層；

在所述第一至第三層間電介質層和所述犧牲層中形成孔，所述孔暴露出所述第一至第三層間電介質層、所述犧牲層以及所述襯底；

刻蝕經由所述孔暴露出的所述第一至第三層間電介質層，以形成多個凹槽；以及

在所述多個凹槽中的每個凹槽中，順序形成電荷阻擋層和浮柵電極，

其中，所述第一層間電介質層和所述第三層間電介質層具有比所述多個第二層間電介質層低的刻蝕速率。

7.如權利要求6所述的方法，其中，所述第一層間電介質層和所述第三層間電介質層比所述多個第二層間電介質層中的每個第二層間電介質層更致密。

8.如權利要求6所述的方法，其中，形成所述第一層間電介質層或所述第三層間電介質層的步驟包括以下步驟：

沉積電介質層；以及

經由熱處理將所述電介質層致密化。

9.如權利要求6所述的方法，其中，在所述多個凹槽中的每個凹槽中順序形成電荷阻擋層和浮柵電極的步驟還包括以下步驟：

在形成在所述第一層間電介質層和所述第三層間電介質層中的凹槽中，形成具有第一寬度的浮柵電極；以及

在形成在所述多個第二層間電介質層中的每個凹槽中，形成具有比所述第一寬度大的第二寬度的浮柵電極。

10.如權利要求6所述的方法，其中，所述多個犧牲層中的每個犧牲層相對于所述第一至第三層間電介質層具有刻蝕選擇性。

11.如權利要求6所述的方法，還包括：沿著所述孔的側壁順序形成隧道絕緣層和溝道層。

12.如權利要求11所述的方法，還包括以下步驟：

在所述孔的每一側上形成溝槽，所述溝槽延伸穿通所述多個犧牲層以暴露出所述多個犧牲層和所述襯底；

去除由所述溝槽暴露出的所述多個犧牲層，以形成多個空間；以及

在所述多個空間中的每個空間中形成控制柵電極。

13.如權利要求12所述的方法，其中，所述控制柵電極中的每個控制柵電極在平行于所述襯底的方向上具有比所述浮柵電極中的每個浮柵電極大的寬度。