[發(fā)明專利]一種40G以太網(wǎng)的編碼裝置和方法

有效

• 申請?zhí)枺?/td>: 201210495472.X
• 申請日: 2012-11-28
• 公開（公告）號: CN103856283B
• 公開（公告）日: 2018-11-16
• 發(fā)明（設(shè)計）人: 劉慶葵;許鵬程
• 申請（專利權(quán)）人: 中興通訊股份有限公司;深圳市中興微電子技術(shù)有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 北京派特恩知識產(chǎn)權(quán)代理有限公司 11270
• 代理人: 張穎玲;蔣雅潔

本發(fā)明提供了一種40G以太網(wǎng)編碼裝置和方法，其中，裝置包括513B、1027B編碼及1027B位寬變換模塊；513B編碼模塊包括132bit編碼子模塊，將132bit編碼輸出至128bit數(shù)據(jù)排序子模塊；128bit排序子模塊，根據(jù)指示對接收數(shù)據(jù)排序輸出至256bit數(shù)據(jù)排序子模塊；256bit排序子模塊，根據(jù)指示對接收數(shù)據(jù)排序輸出至512bit數(shù)據(jù)排序子模塊；512bit排序子模塊，根據(jù)指示對接收數(shù)據(jù)排序輸出至1027B編碼模塊；計數(shù)器子模塊，對132bit計數(shù)發(fā)出排序指示以及標(biāo)志位生成指示；標(biāo)志位生成子模塊，根據(jù)指示生成標(biāo)志位，并發(fā)送至1027B編碼模塊，以實現(xiàn)513B和1027B編碼。

技術(shù)領(lǐng)域

本發(fā)明涉及40G以太網(wǎng)技術(shù)，尤其涉及一種40G以太網(wǎng)的編碼裝置和方法。

背景技術(shù)

隨著光傳輸網(wǎng)(OTN，Optical Transport Network)逐漸成為下一代骨干傳送網(wǎng)，各種各樣的客戶業(yè)務(wù)開始要求封裝在OTN中進行傳送。

以太網(wǎng)作為現(xiàn)今IP業(yè)務(wù)的主要載體，憑其簡單高效，價格低等優(yōu)勢，近幾年來取得了突飛猛進的發(fā)展，從千兆以太網(wǎng)發(fā)展到10G以太網(wǎng)，再到最近的40G和100G以太網(wǎng)。

對于40G以太網(wǎng)到OTN的封裝，由于速率的問題，不能直接將以太網(wǎng)PCS層數(shù)據(jù)映射到光通道有效載荷單元k(Optical Channel Payload Unit-k，OPUk)中。

OPUk對應(yīng)的速率如下：

可以看出，OPU3速率為40.150519Gbit/s，而40G以太網(wǎng)PCS層速率為41.25Gbit/s，OPU3無法直接承載40G以太網(wǎng)的物理編碼層(PCS)數(shù)據(jù)。由此G.709協(xié)議規(guī)定將PCS數(shù)據(jù)進行513B，1027B編碼，編碼后速率變?yōu)?0.1171875Gbit/s，然后再根據(jù)相應(yīng)的映射方式映射到OPU3中。

而40G以太網(wǎng)的513B和1027B編碼如何實現(xiàn)，是本領(lǐng)域技術(shù)人員一個研究的熱點。

發(fā)明內(nèi)容

本發(fā)明提供了一種40G以太網(wǎng)的編碼方法和裝置，以解決如何實現(xiàn)40G以太網(wǎng)的513B和1027B編碼的技術(shù)問題。

本發(fā)明提供了一種一種40G以太網(wǎng)的編碼裝置，所述裝置包括依次連接的513B編碼模塊以及1027B編碼模塊以及1027B位寬變換模塊，所述513B編碼模塊包括132bit數(shù)據(jù)編碼子模塊、128bit數(shù)據(jù)排序子模塊、256bit數(shù)據(jù)排序子模塊、512bit數(shù)據(jù)排序子模塊、計數(shù)器data_cnt子模塊以及標(biāo)志位生成子模塊；其中，

所述132bit數(shù)據(jù)編碼子模塊，用于對組成132bit的2個66B按照G.709協(xié)議規(guī)定的編碼方式進行編碼，將所述132bit轉(zhuǎn)換為128bit，輸出至128bit數(shù)據(jù)排序子模塊，其中，每個66B為數(shù)據(jù)塊、控制塊或?qū)R標(biāo)記(AM)塊；

所述128bit數(shù)據(jù)排序子模塊，用于根據(jù)所述計數(shù)器data_cnt子模塊的指示，按照G.709協(xié)議規(guī)定的順序?qū)邮盏乃?28bit進行排序，并將經(jīng)過排序的128bit輸出至256bit數(shù)據(jù)排序子模塊；

所述256bit數(shù)據(jù)排序子模塊，用于根據(jù)所述計數(shù)器data_cnt子模塊的指示，按照G.709協(xié)議規(guī)定的順序?qū)邮盏倪B續(xù)2個128bit數(shù)據(jù)排序成256bit數(shù)據(jù)，將所述256bit輸出至512bit數(shù)據(jù)排序子模塊；

所述512bit數(shù)據(jù)排序子模塊，用于根據(jù)所述計數(shù)器data_cnt子模塊的指示，按照G.709協(xié)議規(guī)定的順序?qū)邮盏倪B續(xù)2個256bit數(shù)據(jù)排序成512bit數(shù)據(jù)，將所述512bit數(shù)據(jù)以連續(xù)4個時鐘，每個時鐘傳遞128bit的方式輸入至所述1027B編碼模塊；