[發明專利]一種帶容性負載運放的自激抑制電路

無效

• 申請號: 201210491160.1
• 申請日: 2012-11-26
• 公開（公告）號: CN103840773A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 李程
• 申請（專利權）人: 西安威正電子科技有限公司
• 主分類號: H03F1/08
• 分類號: H03F1/08
• 代理公司: 西安智大知識產權代理事務所 61215
• 代理人: 劉國智

技術領域

本發明涉及運放應用技術領域，特別涉及一種帶容性負載運放的自激抑制電路。

背景技術

運放在很多容性負載條件下，很容易產生自激，導致電路不可用，更嚴重甚至直接燒毀電路。

發明內容

為了克服上述現有技術的不足，本發明的目的在于提供一種帶容性負載運放的自激抑制電路，通過串聯電阻來改變電路的零極點，使運放電路穩定工作。

為了實現上述目的，本發明采用的技術方案是：

一種帶容性負載運放的自激抑制電路，運放U1為雙電源運放，其同相端通過電阻R1接信號輸入，反相端通過電阻R2接地，電阻R4與電容C1串聯后與電阻R3并聯接在運放U1同相端與輸出端之間，運放U1的輸出端通過電容C2接地。

與現有技術相比，本發明解決了運放應用中產生的自激問題，提高了可靠性。

附圖說明

附圖為本發明的結構示意圖。

具體實施方式

下面結合附圖和實施例對本發明進行更詳盡的說明。

如圖所示，本發明為一種帶容性負載運放的自激抑制電路，運放U1為雙電源運放，其同相端通過電阻R1接信號輸入，反相端通過電阻R2接地，電阻R4與電容C1串聯后與電阻R3并聯接在運放U1同相端與輸出端之間，運放U1的輸出端通過電容C2接地。

本發明中，輸入信號經過運放U1的放大，輸出Vout，其負載為電容C2，Vout經過R3/R4/C1組成的反饋網絡，反饋到輸入端，調整Vout，保證電路的放大能力并能抑制一定的干擾。

現有電路中一般只用電容C1和電阻R3組成的反饋網絡，其對于整個環路是一個極點，而本發明通過引入電阻R4引入一個零點抵消整個極點的影響，破除自激產生條件的增益條件，到達穩定環路的目的。