[發明專利]一種并聯LDO延時啟動電路

無效

• 申請號: 201210489090.6
• 申請日: 2012-11-26
• 公開（公告）號: CN103838284A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 楊立斌
• 申請（專利權）人: 西安威正電子科技有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56;H03K17/28
• 代理公司: 西安智大知識產權代理事務所 61215
• 代理人: 劉國智

技術領域

本發明涉及并聯LDO啟動控制技術領域，特別涉及一種并聯LDO延時啟動電路。

背景技術

對于一般的線性電源，大多數已經使用LDO芯片，外圍配置簡單的電路，目前大多數LDO的芯片建議的典型電路均是EN腳直接和LDO的Vin管腳相連，這種方式的缺點是當多路LDO并聯時，LDO會同時啟動，造成前級較大的啟動沖擊電路。

發明內容

為了克服上述現有技術的不足，本發明的目的在于提供一種并聯LDO延時啟動電路，采用延遲電路，利用了RC遲滯回路，不同的RC參數的延遲時間不一樣，達到避免LDO同時啟動的目的。

為了實現上述目的，本發明采用的技術方案是：

一種并聯LDO延時啟動電路，分為前級電源和后級電源，后級電源為多路LDO芯片，每路LDO芯片的輸入端接至前級電源的輸出端，每路LDO芯片的輸入端與使能端之間接有電阻，使能端通過電容接地，該電阻電容構成RC遲滯回路，每路LDO芯片的RC回路配置不同的參數，實現延遲啟動。

與現有技術相比，本發明通過RC遲滯回路來延遲使能LDO電路的EN管腳，RC回路配置不同的參數，從而避免了LDO同時啟動。

附圖說明

附圖為本發明的結構示意圖。

具體實施方式

下面結合附圖和實施例對本發明進行更詳盡的說明。

如圖所示，本發明為一種并聯LDO延時啟動電路，分為前級電源和后級電源，后級電源為雙路LDO芯片，每路LDO芯片的輸入端接至前級電源的輸出端，每路LDO芯片的輸入端與使能端之間接有電阻，使能端通過電容接地，該電阻電容構成RC遲滯回路。

增加RC的遲滯回路后，R1C1的延遲參數和R2C2的延遲參數不同，在前級Vout1啟動后，U2和U3的EN管腳開啟的時間不同，使Vout2和Vout3的啟動時間錯開，對于Vout1而言是減少了容性負載，減少了啟動時的沖擊電流。

對比原方案與本方案，原方案中，Vout2和Vout3同時啟動，相對于Vout1而言負載電容是2倍的C3，輸出沖擊電流至少是本方案的2倍。