[發明專利]針對硬核MCU的中斷控制器的仿真驗證系統及方法

有效

• 申請號: 201210489046.5
• 申請日: 2012-11-27
• 公開（公告）號: CN103838899B
• 公開（公告）日: 2017-12-19
• 發明（設計）人: 唐旸;楊寧昕;陳磊
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 戴廣志

1.一種針對硬核MCU的中斷控制器的仿真驗證系統，其特征在于，包括：測試軟件和仿真驗證環境模塊；

所述測試軟件包括主程序和中斷服務程序；所述主程序采用隨機的方式對相關中斷寄存器進行賦值，并將中斷寄存器配置，中斷處理信息，軟件準備好信號傳遞給所述仿真驗證環境模塊；所述中斷服務程序記錄中斷標號與中斷順序；

所述仿真驗證環境模塊，采用隨機方式產生中斷置位信息，直接對仿真驗證系統中的各中斷標志位進行設置；

所述測試軟件和仿真驗證環境模塊配合獲取中斷處理信息，在一定流程控制下協同完成對中斷控制器的仿真驗證；即在測試軟件對各相關中斷寄存器設置完成后，由測試軟件向仿真驗證環境模塊發送軟件準備好信號，產生對中斷標志位的隨機置位信息，在所有中斷服務程序執行完畢之后，由測試軟件發送結束標志告知仿真驗證環境模塊，最終給出單個測試例的驗證結果。

2.如權利要求1所述的仿真驗證系統，其特征在于：待測設計DUT模塊，包括：MCU內核及MCU內核自帶的中斷控制器、外圍中斷控制器、ROM總線控制器、ROM程序存儲器模型和RAM存儲器模型；其中，ROM程序存儲器模型用于存儲仿真驗證所需的所述測試軟件，MCU內核通過ROM總線控制器訪問所述測試軟件，RAM存儲器模型用于存放所述測試軟件中使用的變量。

3.如權利要求1所述的仿真驗證系統，其特征在于：所述仿真驗證環境模塊采用System Verilog語言來搭建開發。

4.如權利要求1-3任一所述的仿真驗證系統，其特征在于，所述仿真驗證環境模塊，包括：

中斷產生器模塊，通過隨機方式產生中斷置位信息，直接在環境代碼中對系統中的各中斷標志位進行設置；其中，中斷標志位信息分為兩組，一組直接輸入MCU內核自帶的中斷控制器，另一組通過外圍中斷控制器處理，再將處理結果送入MCU內核自帶的中斷控制器中，最終將觸發在所述測試軟件中已由寄存器配置使能的中斷；該中斷產生器模塊將各次隨機產生的隨機數值，即對應的隨機中斷標志位設置信息送入記分板模塊；所述記分板模塊將記錄下各次隨機的中斷標志位設置信息；

監視模塊，用于抓取由主程序中特定指令定義的內核行為，獲取所述測試軟件向驗證環境模塊傳遞的中斷信息，并將其送入所述記分板模塊；所述監視模塊抓取由主程序中特定指令定義的內核行為，是指向某一特定RAM地址寫數據的動作，而寫入的數值既可以作為所述主程序中隨機產生的各中斷寄存器的配置數值，也可以是中斷標號和執行順序信息，兩者皆可通過向不同RAM地址寫數據的動作來區分

所述記分板模塊，對中斷產生器模塊產生的隨機中斷標志位設置信息和獲取的中斷信息進行處理，以實現中斷驗證的結果判斷和覆蓋率收集。

5.如權利要求4所述的仿真驗證系統，其特征在于：所述中斷信息包括：各中斷寄存器的配置信息以及中斷的產生和執行順序。

6.如權利要求4所述的仿真驗證系統，其特征在于，所述記分板模塊，包括：

覆蓋率收集模塊，通過各相關中斷寄存器設置信息和中斷標志置位信息收集覆蓋率；

標準值推算模塊，在不同的中斷寄存器設置和中斷標志位設置下，計算標準的中斷產生數據，即正常情況下中斷的觸發以及執行順序；

檢查模塊，將經仿真得到的真實中斷產生數據與標準的中斷產生數據進行對比，得出判斷結果，即單個測試例的仿真驗證結果，結束一個隨機測試例的仿真驗證。