[發(fā)明專利]一種處理器單粒子效應(yīng)的頻率響應(yīng)的測試系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201210488457.2
• 申請日: 2012-11-26
• 公開（公告）號: CN103018659A
• 公開（公告）日: 2013-04-03
• 發(fā)明（設(shè)計(jì)）人: 張科營;羅尹虹;郭紅霞;姚志斌;郭曉強(qiáng);張鳳祁;王園明;王忠明;閆逸華;丁李麗;趙雯;王燕萍
• 申請（專利權(quán)）人: 西北核技術(shù)研究所
• 主分類號: G01R31/303
• 分類號: G01R31/303
• 代理公司: 西安智邦專利商標(biāo)代理有限公司 61211
• 代理人: 王少文

技術(shù)領(lǐng)域

本發(fā)明涉及一種處理器單粒子效應(yīng)的檢測系統(tǒng)及方法，特別是涉及一種用于處理器不同工作頻率下單粒子效應(yīng)檢測的系統(tǒng)及方法，可應(yīng)用于航天、軍事電子元器件的考核與抗輻射加固工作。

背景技術(shù)

各種射線粒子作用于半導(dǎo)體器件將產(chǎn)生多種輻射效應(yīng)，這些輻射效應(yīng)將導(dǎo)致電子元器件的性能退化、功能異常甚至完全失效，嚴(yán)重時將導(dǎo)致系統(tǒng)發(fā)生災(zāi)難性的后果。空間高能重離子和質(zhì)子在航天器電子元器件中引起的狀態(tài)翻轉(zhuǎn)、鎖定、甚至燒毀等單粒子效應(yīng)現(xiàn)象，能造成器件瞬時的或永久性的損傷，高能粒子引起的單粒子效應(yīng)就是航天器電子元器件的最嚴(yán)重輻射效應(yīng)。

隨著集成電路特征尺寸的縮減，電路時鐘頻率不斷提高，單粒子瞬態(tài)效應(yīng)（SET）逐漸成為數(shù)字集成電路軟錯誤的主體。單粒子瞬態(tài)是指高能粒子注入引起的電壓或電流脈沖，單粒子瞬態(tài)傳播到時序邏輯單元后會被鎖存器或觸發(fā)器鎖定，造成數(shù)字電路邏輯的錯誤，從而使得數(shù)字電路系統(tǒng)出現(xiàn)軟錯誤或半永久性錯誤。同時單粒子瞬態(tài)會對模擬電路例如DC/DC轉(zhuǎn)換器、數(shù)模混合電路例如AD、DA等的輸入和輸出的模擬信號造成干擾。因此單粒子瞬態(tài)效應(yīng)的檢測評估對于航天應(yīng)用電子元器件可靠應(yīng)用非常重要。

除了與入射粒子、集成電路的工藝有關(guān)以外，單粒子瞬態(tài)效應(yīng)還與電路運(yùn)行時鐘頻率有直接的關(guān)系，時鐘頻率是決定單粒子瞬態(tài)效應(yīng)的條件之一。因此在集成電路的單粒子輻射效應(yīng)的檢測評估試驗(yàn)中，工作頻率對集成電路輻射效應(yīng)的影響是必須要完成的內(nèi)容。

但是國內(nèi)輻射效應(yīng)測試在輻射效應(yīng)的頻率響應(yīng)測試方面存在明顯的不足，無法對單粒子效應(yīng)的頻率響應(yīng)進(jìn)行準(zhǔn)確的檢測評估。例如申請?zhí)枮?00710176529.9、名稱為SPARC處理器單粒子效應(yīng)檢測系統(tǒng)與檢測方法的專利，以及申請?zhí)枮?00910043425.X、名稱為現(xiàn)場可編程邏輯門陣列中單粒子翻轉(zhuǎn)的檢測系統(tǒng)及方法的專利，針對不同對象的輻射效應(yīng)檢測開發(fā)了測試系統(tǒng)。但是這兩項(xiàng)發(fā)明研制都回避了單粒子效應(yīng)的頻率響應(yīng)檢測的技術(shù)難題，采用以上這些集成電路通用測試方案無法開展輻射效應(yīng)的頻率響應(yīng)的準(zhǔn)確檢測評估。

發(fā)明內(nèi)容

本發(fā)明目的是提供一種可以準(zhǔn)確檢測集成電路單粒子效應(yīng)的頻率響應(yīng)的測試系統(tǒng)及方法。該系統(tǒng)及方法可以實(shí)現(xiàn)不同類型處理器工作頻率的連續(xù)可調(diào)，測試不同處理器的單粒子閂鎖效應(yīng)、單粒子翻轉(zhuǎn)效應(yīng)、單粒子瞬態(tài)效應(yīng)的敏感工作頻率窗口，為高頻、超大規(guī)模的集成電路單粒子效應(yīng)全面考核提供了平臺。

本發(fā)明系統(tǒng)的解決方案是：

一種處理器單粒子效應(yīng)的頻率響應(yīng)的測試系統(tǒng)，其特殊之處在于：

包括供電單元6、中心控制系統(tǒng)3、時鐘解決系統(tǒng)4、可變工作頻率的數(shù)據(jù)高速實(shí)時處理模塊5、高速數(shù)據(jù)傳輸系統(tǒng)8；

所述供電系統(tǒng)6向中心控制系統(tǒng)3、時鐘解決系統(tǒng)4、可變工作頻率的數(shù)據(jù)高速實(shí)時處理模塊5提供獨(dú)立電源；

所述高速數(shù)據(jù)傳輸系統(tǒng)8用于實(shí)現(xiàn)中心控制系統(tǒng)3與上位機(jī)10的串行接口通信；

所述中心控制系統(tǒng)3包括被測處理器I/O管腳配置系統(tǒng)2；所述中心控制系統(tǒng)3用于執(zhí)行上位機(jī)10對測試系統(tǒng)發(fā)出的指令，并調(diào)度測試系統(tǒng)各功能模塊協(xié)同工作；所述被測處理器I/O管腳配置系統(tǒng)2對被測處理器的I/O管腳進(jìn)行定義，并為其提供相應(yīng)輸入信號，以及對其輸出信號進(jìn)行采集；

所述時鐘解決系統(tǒng)4包括數(shù)字頻率合成器和時鐘發(fā)生器；所述數(shù)字頻率合成器接受中心控制系統(tǒng)3發(fā)出的上位機(jī)指令，產(chǎn)生所需要的任意時鐘頻率；所述時鐘發(fā)生器為數(shù)字頻率合成器提供基準(zhǔn)時鐘；

所述可變工作頻率的數(shù)據(jù)高速實(shí)時處理模塊5包括由FPGA配置的高速FIFO緩存器和比較器；所述FIFO緩存器與中心控制系統(tǒng)3的數(shù)據(jù)接口相連；所述FIFO緩存器和比較器的工作時鐘與被測處理器保持同步，對被測處理器按照不同速率輸出的每一個輸出字進(jìn)行實(shí)時校驗(yàn)和處理，并向中心控制系統(tǒng)和上位機(jī)傳送測試結(jié)果。

還包括閂鎖監(jiān)測模塊7；所述閂鎖監(jiān)測模塊7包括電流信號放大器與模擬數(shù)字信號轉(zhuǎn)換器；所述閂鎖監(jiān)測模塊用于監(jiān)測被測處理器的1.5V、1.8V、2.5V和/或3.3V電源的功耗電流，并將監(jiān)測結(jié)果傳輸給中心控制系統(tǒng)；所述中心控制系統(tǒng)根據(jù)功耗電流值的大小判斷是否發(fā)生單粒子閂鎖，并對發(fā)生閂鎖的被測處理器暫時斷電。

還包括溫度檢測單元9；所述溫度監(jiān)測單元9采用數(shù)字溫度傳感芯片制作的探頭探測被測處理器1的實(shí)時溫度，并將其利用數(shù)字串行傳輸?shù)姆绞絺鬟f給中心控制系統(tǒng)3進(jìn)行判斷。

上述被測處理器I/O管腳配置系統(tǒng)2包括FPGA芯片和FPGA配置芯片。