[發明專利]半導體器件及其制造方法在審

申請號：	201210488155.5	申請日：	2012-11-25
公開（公告）號：	CN103839819A	公開（公告）日：	2014-06-04
發明（設計）人：	殷華湘;朱慧瓏;鐘匯才	申請（專利權）人：	中國科學院微電子研究所
主分類號：	H01L21/336	分類號：	H01L21/336;H01L21/28;H01L29/78;H01L29/423
代理公司：	北京藍智輝煌知識產權代理事務所(普通合伙) 11345	代理人：	陳紅
地址：	100029 ***	國省代碼：	北京;11
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	半導體器件及其制造方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及一種半導體器件及其制造方法，特別是涉及一種能避免硅鰭片刻蝕損傷的三維多柵FinFET及其制造方法。

背景技術

在當前的亞20nm技術中，三維多柵器件(FinFET或Tri-gate)是主要的器件結構，這種結構增強了柵極控制能力、抑制了漏電與短溝道效應。

例如，雙柵SOI結構的MOSFET與傳統的單柵體Si或者SOI?MOSFET相比，能夠抑制短溝道效應(SCE)以及漏致感應勢壘降低(DIBL)效應，具有更低的結電容，能夠實現溝道輕摻雜，可以通過設置金屬柵極的功函數來調節閾值電壓，能夠得到約2倍的驅動電流，降低了對于有效柵氧厚度(EOT)的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區頂面以及兩個側面，柵極控制能力更強。進一步地，全環繞納米線多柵器件更具有優勢。

現有的FinFET結構以及制造方法通常包括：在體Si或者SOI襯底中刻蝕形成多個平行的沿第一方向延伸的鰭片和溝槽；在溝槽中填充絕緣材料形成淺溝槽隔離(STI)；在鰭片頂部以及側壁沉積通常為氧化硅的較薄(例如僅1～2nm)假柵極絕緣層，在假柵極絕緣層上沉積通常為多晶硅、非晶硅的假柵極層；刻蝕假柵極層和假柵極絕緣層，形成沿第二方向延伸的假柵極堆疊，其中第二方向優選地垂直于第一方向；在假柵極堆疊的沿第一方向的兩側沉積并刻蝕形成柵極側墻；刻蝕柵極側墻的沿第一方向的兩側的鰭片形成源漏溝槽，并在源漏溝槽中外延形成源漏區；在晶片上沉積層間介質層(ILD)；刻蝕去除假柵極堆疊，在ILD中留下柵極溝槽；在柵極溝槽中沉積高k材料的柵極絕緣層以及金屬/金屬合金/金屬氮化物的柵極導電層。

值得注意的是，在上述三維多柵FinFET中，由于鰭片頂部無較厚的SiO₂或其它絕緣層保護，在隨后的刻蝕工藝中，包括假柵條刻蝕、側墻刻蝕等工藝中，由于需要大量的過刻步驟以消除硅Fin兩側寄生的假柵或側墻，這些工藝將在硅Fin頂部產生刻蝕損傷，超薄的假柵絕緣層無法對超量的過刻工藝進行刻蝕選擇保護。這些損傷將影響器件溝道區的性能，降低器件的整體性能和可靠性。

發明內容

由上所述，本發明的目的在于克服上述技術困難，提出一種新的FinFET結構及其制造方法，能有效避免鰭片頂部在刻蝕過程中受損傷，提高了器件的性能和可靠性。

為此，本發明提供了一種半導體器件制造方法，包括：在襯底上形成沿第一方向延伸的多個鰭片；在鰭片頂部形成蓋層；在鰭片和蓋層上形成沿第二方向延伸的假柵極堆疊結構；在假柵極堆疊結構沿第一方向的兩側形成柵極側墻，位于蓋層上；去除假柵極堆疊結構，形成柵極溝槽；在柵極溝槽中形成柵極堆疊結構。

其中，在襯底上形成沿第一方向延伸的多個鰭片的步驟進一步包括：刻蝕襯底形成沿第一方向延伸的多個溝槽，溝槽之間的襯底剩余部分構成多個鰭片；在溝槽中填充絕緣材料構成淺溝槽隔離。

其中，蓋層包括氧化硅、氮化硅、氮氧化硅、非晶碳、類金剛石無定形碳(DLC)及其組合。

其中，蓋層厚度為2～30nm。

其中，形成假柵極堆疊結構的步驟進一步包括：在鰭片和蓋層上形成假柵極絕緣層和假柵極層；平坦化假柵極層；圖案化假柵極層和假柵極絕緣層，直至暴露蓋層，形成沿第二方向延伸的假柵極堆疊結構。

其中，形成柵極側墻的同時，還減薄了蓋層。

其中，形成柵極側墻之后，進一步包括：以柵極側墻為掩模，刻蝕鰭片，形成源漏溝槽；在源漏溝槽中外延生長形成抬升源漏區。

其中，形成柵極溝槽步驟中，去除假柵極堆疊結構之后進一步包括完全或者部分去除蓋層。

其中，去除蓋層之后進一步包括在柵極溝槽中形成界面層。

本發明還提供了一種半導體器件，包括：襯底上沿第一方向延伸的多個鰭片，沿第二方向延伸并且跨越了每個鰭片的柵極，位于柵極兩側的鰭片上的源漏區以及柵極側墻，其中，柵極側墻與鰭片之間還具有蓋層。