[發明專利]通過金屬通孔槽減少OCD測量噪聲

有效

• 申請號: 201210487708.5
• 申請日: 2012-11-26
• 公開（公告）號: CN103367316A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 蔡及銘;陳亮光;郭涵馨;黃富明;廖浩任;梁明中
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768;H01L23/544
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

一般而言，本發明涉及半導體器件制造，具體而言，涉及互連層的結構及其制造方法。

背景技術

半導體集成電路(IC)產業經歷了快速增長。IC材料和設計方面的技術進步產生了數代IC，每一代都具有比上一代更小且更復雜的電路。然而，這些進步增加了加工和生產IC的復雜度，因此，為了實現這些進步，需要在IC加工和生產方面的相似發展。在IC發展過程中，功能密度(即每芯片面積上互連器件的數量)通常增加了而幾何尺寸(即，使用制造工藝可以做出的最小元件(或線))減小了。

在IC制造期間，可以進行光學臨界尺寸(OCD)測量。OCD測量可能涉及將光束投射到晶圓上并且基于反射光進行測量。例如，在雙鑲嵌工藝中，在形成金屬溝槽并且對其進行拋光(例如，在化學機械拋光工藝中)之后，可能期望監控被拋光的溝槽的厚度。這可以確保金屬溝槽不被過度拋光或拋光不足。為了準確地監控溝槽厚度，將光束投射到形成有金屬溝槽的層，然后測量其反射。然而，這種測量的準確度要求投射光不透入到金屬溝槽下面的層。另外，反射光可能攜帶來自下層的噪聲，由此降低OCD測量準確度。

隨著按比例縮小工藝的繼續，防止光過度穿透和/或阻擋來自下層的噪聲變得越來越困難。從而，雖然執行OCD測量的現有方法和結構大體上已足以實現它們的預期目的，但是它們不是在每個方面都完全令人滿意。

發明內容

為了進一步完善現有技術，一方面，本發明提供了一種半導體器件，包括：襯底；以及互連結構，設置在所述襯底上方，其中：所述互連結構包括多個互連層；并且所述互連層中的一層包含：多個金屬通孔槽；以及塊體金屬元件，設置在所述多個金屬通孔槽上方。

在所述的半導體器件中，每個金屬通孔槽都具有沿著第一軸測量的第一水平尺寸和沿著不同于所述第一軸的第二軸測量的第二水平尺寸；以及所述第一尺寸基本上大于所述第二尺寸。

在所述的半導體器件中，每個金屬通孔槽都具有沿著第一軸測量的第一水平尺寸和沿著不同于所述第一軸的第二軸測量的第二水平尺寸；以及所述第一尺寸基本上大于所述第二尺寸，其中：所述第一軸垂直于所述第二軸；以及所述第一尺寸比所述第二尺寸大多倍。

在所述的半導體器件中，每個金屬通孔槽都具有沿著第一軸測量的第一水平尺寸和沿著不同于所述第一軸的第二軸測量的第二水平尺寸；以及所述第一尺寸基本上大于所述第二尺寸，其中：所述塊體金屬元件具有沿著所述第一軸測量的第三水平尺寸和沿著所述第二軸測量的第四水平尺寸；所述第三尺寸與所述第一尺寸的差在幾個百分點以內；以及所述第四尺寸比所述第二尺寸大多倍。

在所述的半導體器件中，所述金屬通孔槽具有在約50％到約100％范圍內的槽密度。

在所述的半導體器件中，所述金屬通孔槽具有在約50％到約100％范圍內的槽密度，其中，鄰近的金屬通孔槽通過介電材料分開，并且所述槽密度由一個金屬通孔槽的水平尺寸與鄰近其設置的介電材料的水平尺寸的比率來限定。

在所述的半導體器件中，所述互連結構是測試結構。

在所述的半導體器件中，所述互連結構是測試結構，其中，在所述襯底的劃線區域上方設置所述互連結構。

在所述的半導體器件中，所述金屬通孔槽和所述塊體金屬元件所在的互連層設置在另一個互連層和所述半導體器件的一層之間。

另一方面，本發明提供了一種半導體結構，包括：第一互連層，包括多個第一器件；第二互連層，位于所述第一互連層上方，所述第二互連層包括多個伸長的通孔槽和位于多個所述通孔槽上方的塊體元件，其中，所述通孔槽和所述塊體元件均包含反光材料，并且每個通孔都具有第一水平尺寸和第二水平尺寸，在不同于所述第一水平尺寸的方向上測量所述第二水平尺寸并且所述第二水平尺寸基本上小于所述第一水平尺寸；以及第三互連層，位于所述第二互連層上方，所述第三互連層包括多個第二器件，其中，所述第二器件包括金屬溝槽。

在所述的半導體結構中，所述通孔槽和所述塊體元件均包含金屬并且互連在一起；所述第一尺寸垂直于所述第二尺寸；所述第二尺寸比所述第一尺寸小至少數倍；以及在與所述第二尺寸相同的方向上測量的所述塊體元件的尺寸比每個通孔槽的所述第二尺寸大至少多倍。

在所述的半導體結構中，通孔槽通過介電材料與鄰近的通孔槽分開；以及由所述通孔槽與所述介電材料的尺寸比率所限定的通孔槽密度在約50％至約100％的范圍內。

在所述的半導體結構中，所述第一器件包括偽圖案。