[發明專利]具有三維布置的阻性存儲器單元的半導體存儲器件

無效

• 申請號: 201210487367.1
• 申請日: 2012-11-26
• 公開（公告）號: CN103137645A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 樸鎮澤;樸泳雨;崔正達
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L45/00
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 陳源;張帆

1.一種三維半導體器件，包括：

襯底，其包括被溝道區分隔開的第一摻雜區和第二摻雜區；

位線，其耦接到所述第一摻雜區；

豎直電極，其耦接到所述第二摻雜區；

水平電極的堆疊，其處于所述襯底與所述位線之間；以及

選擇線，其處于所述襯底與所述水平電極的堆疊之間，

所述選擇線具有與所述水平電極的平面形狀和平面位置實質相同的平面形狀和平面位置。

2.權利要求1所述的器件，其中所述選擇線與所述豎直電極之間的水平距離實質上等于所述水平電極與所述豎直電極之間的水平距離。

3.權利要求1所述的器件，還包括：

位線插塞，其將所述位線與所述第一摻雜區連接，

其中所述選擇線與所述位線插塞之間的水平距離實質上等于所述水平電極與所述位線插塞之間的水平距離。

4.權利要求1所述的器件，其中

所述位線與所述水平電極交叉，并且

所述選擇線和所述水平電極的堆疊與所述溝道區交叉。

5.權利要求1所述的器件，其中

所述選擇線與所述第一摻雜區的第一部分重疊，

所述選擇線與所述第二摻雜區的第一局部重疊，并且

所述第一摻雜區的第一部分的寬度不同于所述第二摻雜區的第一局部的寬度。

6.權利要求1所述的器件，其中所述選擇線的材料與所述水平電極的材料實質相同。

7.權利要求1所述的器件，其中所述水平電極的堆疊還包括：

在豎直方向上處于多個水平電極之間的模塑層，并且

所述模塑層與所述豎直電極之間的間隔大于所述水平電極與所述豎直電極之間的間隔。

8.權利要求7所述的器件，還包括：

處于所述水平電極與所述豎直電極之間的存儲器圖案，其中

所述存儲器圖案在多個水平電極的至少一個的水平面處的第一水平厚度小于所述存儲器圖案在所述模塑層的水平面處的第二水平厚度。

9.權利要求1所述的器件，其中所述水平電極的堆疊還包括：

在豎直方向上處于所述水平電極之間的模塑層；以及

處于所述水平電極與所述豎直電極之間的整流元件，

其中所述模塑層與所述豎直電極之間的間隔不同于所述整流元件與所述豎直電極之間的間隔。

10.權利要求1所述的器件，還包括：

處于所述水平電極與所述豎直電極之間的存儲器圖案，

其中所述存儲器圖案包含硫族化物、構造為展示磁阻屬性的層疊結構、鈣鈦礦化合物、和過渡金屬氧化物中的至少一種。

11.一種三維半導體器件，包括：

選擇線組，其包括彼此連接的第一選擇線和第二選擇線；

多條字線，其順序地堆疊在所述第一選擇線和所述第二選擇線的每一條上；

多個豎直電極，其在所述第一選擇線與所述第二選擇線之間布置成一行；

多個位線插塞，其在所述選擇線組的兩側中的每一側上都布置成一行；以及

位線，其與所述多條字線交叉并且將所述多個位線插塞彼此連接。

12.權利要求11所述的器件，其中所述多條字線彼此電隔離，從而構造為彼此具有不同的電壓。

13.權利要求11所述的器件，其中

所述多條字線界定第一溝槽，

所述多個豎直電極處于所述第一溝槽中，

所述多條字線界定多個第二溝槽，

所述多個位線插塞處于所述多個第二溝槽中，并且

所述多個第二溝槽的每一個都具有足以跨越多條位線的長度。

14.權利要求13所述的器件，其中所述第一溝槽具有足以跨越多條位線的長度。

15.權利要求11所述的器件，其中所述第一選擇線和所述第二選擇線的每一條都具有與所述第一選擇線和所述第二選擇線上的多條字線的平面形狀和平面位置實質相同的平面形狀和平面位置。

16.權利要求11所述的器件，其中所述第一選擇線和所述第二選擇線與所述豎直電極之間的水平距離實質上等于所述多條字線與所述豎直電極之間的水平距離。