[發明專利]減小過孔殘段的方法及利用該方法設計的印刷電路板

無效

• 申請號: 201210486893.6
• 申請日: 2012-11-26
• 公開（公告）號: CN103841755A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 衛明;白家南;許壽國
• 申請（專利權）人: 鴻富錦精密工業（深圳）有限公司;鴻海精密工業股份有限公司
• 主分類號: H05K1/11
• 分類號: H05K1/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種印刷電路板設計方法，尤其涉及一種減小過孔殘段的方法及利用該方法設計的印刷電路板。

背景技術

在多層印刷電路板（Printed?Circuit?Board，PCB）設計中，由于多層印刷電路板具有高厚度的特性，使得換層高速信號在過孔（導通過孔或連接器過孔）中會有多余的殘段，參閱圖1所示。

由于過孔殘段會使信號線阻抗產生較大變化，而且過孔殘段的信號反射效應也使得信號造成失真及能量損失。目前業界所使用的過孔殘段去除方法主要有以下兩種：

1.利用盲孔、埋孔制造技術去除過孔殘段；

2.在印刷電路板制造完成后利用反鉆（Back-drilling）技術將過孔殘段孔壁內的鍍銅挖除。

上述兩種方法雖能完全去除過孔殘段，但會增加生產成本50%以上，并且，實施反鉆技術也較為困難。

發明內容

有鑒于此，本發明提供一種減小過孔殘段的方法及利用該方法設計的印刷電路板，以解決上述技術問題。

該減小過孔殘段的方法包括如下步驟：設計第一過孔，連接印刷電路板頂層與底層的走線；以及設計第二過孔，連接該印刷電路板底層與中間層的走線，其中該印刷電路板的層數為n，n為偶數，該中間層小于或等于n/2層。

利用該方法設計的印刷電路板包括：第一過孔，連接印刷電路板的頂層與底層的走線；以及第二過孔，連接該印刷電路板的底層與中間層的走線，其中該印刷電路板的層數為n，n為偶數，該中間層小于或等于n/2層。

相較于現有技術，在本發明中，在該中間層小于或等于n/2層時，增加一個過孔能夠減小過孔殘段，即增加了信號的品質，達到了良好的信號完整性需求，同時也在保證信號品質的前提下，降低了生產成本。

附圖說明

圖1是印刷電路板中過孔殘段的示意圖。

圖2是本實施方式中采用增加一個過孔減小過孔殘段的示意圖。

主要元件符號說明

??印刷電路板??100??頂層??10??中間層??20??底層??30??過孔??40??過孔殘段??42??第一過孔??50??第二過孔??60??過孔殘段??62

如下具體實施方式將結合上述附圖進一步說明本發明。

具體實施方式

如圖1所示，是印刷電路板100中過孔殘段的示意圖。該印刷電路板100包括頂層10、中間層20、底層30、過孔40及過孔殘段42。從圖1中可以看出，過孔走線從頂層10至中間層20，從中間層20至底層30的過孔殘段42較長。