[發明專利]USB1.1設備接口的免晶振簡易實現電路

有效

• 申請號: 201210485644.5
• 申請日: 2012-11-26
• 公開（公告）號: CN102999466A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 成都銳成芯微科技有限責任公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種應用于USB1.1設備接口的免晶振簡易實現電路，其特征在于：所述免晶振簡易實現電路包括一高頻振蕩器、一采樣時鐘分頻器、一USB1.1數據接收器、一USB1.1數據狀態機、一USB1.1內建時鐘判決器、一Delta_Sigma分頻器。

2.如權利要求1中所述的內建晶振實現電路，其特征在于：所述高頻振蕩器的一1A輸出端與所述采樣時鐘分頻器的一2A輸入端相連；所述采樣時鐘分頻器的一2B輸入端與USB1.1模式控制信號SPEED相連，所述采樣時鐘分頻器的一2C輸出端與所述USB1.1數據狀態機的一4A輸入端以及所述USB1.1內建時鐘判決器的一5A輸入端相連；所述USB1.1數據接收器的一3A輸入端與數據總線DP信號相連，所述USB1.1數據接收器的一3B輸入端與數據總線DM信號相連，所述USB1.1數據接收器的一3C輸出端與所述USB1.1數據狀態機的一4D輸入端相連，所述USB1.1數據接收器的一3D輸出端與所述USB1.1數據狀態機的一4C輸入端相連，所述USB1.1數據接收器的一3E輸出端與所述USB1.1數據狀態機的一4B輸入端相連；所述USB1.1數據狀態機的一4E輸入端與所述USB1.1內建時鐘判決器的一5B輸入端相連；所述USB1.1內建時鐘判決器的一5C輸出端與所述Delta_Sigma分頻器的一6C輸入端相連；所述Delta_Sigma分頻器的一6B輸出端為系統時鐘CLK_SYS。