[發明專利]電源鉗位ESD電路

在審

• 申請號: 201210480247.9
• 申請日: 2012-11-23
• 公開（公告）號: CN103840440A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 馬和良;趙英瑞
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: H02H9/00
• 分類號: H02H9/00;H02H9/04
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

技術領域

本發明涉及ESD（靜電放電）保護領域，特別是涉及一種電源鉗位ESD電路。

背景技術

近些年隨著集成電路工藝的快速發展，MOS管的線寬越來越窄，結深越來越淺，柵氧層的厚度也越來越薄，這些都加速了電路設計對ESD的需求。當線寬為1μm時，ESD事件對電路的影響很小，當進入0.18μm、0.13μm時代，尤其是90納米以下時代，ESD成為了刻不容緩的問題。

通用的ESD分為HBM（Human?body?model人體模式）模式，MM（machine?model機器模式）模式和CDM（Charged?device?model帶電模式）模式。HBM和MM模式是外部對芯片進行放電，僅僅依靠輸入輸出端口的ESD保護電路是遠遠不夠的，還需要在電源和地之間加ESD保護電路（電源鉗位ESD電路），從而能夠更加快速的泄放電流，以保證整個芯片的ESD性能。

參見圖1所示，現有的電源鉗位ESD電路包括檢測電路，緩沖電路和泄放電路。

檢測電路由二極管連接的NMOS晶體管M1和電容C1組成，其RC延時時間決定著泄放電流的時間，延時時間越大，泄放電流時間也就越多。該檢測電路用于檢測ESD脈沖，正確區分ESD脈沖和正常的電源上電脈沖。當電源正常上電時，檢測電路要保證電源鉗位ESD電路不開啟，當發生ESD事件時，檢測電路要能夠迅速檢測到ESD脈沖，并引導電源鉗位ESD電路工作，從而泄放電流，保護芯片內部電路。

緩沖電路，由三個串聯連接的反相器INV1～INV3組成，用于放大檢測電路的輸出，給泄放電路提供驅動能力，從而驅動泄放電路工作。

泄放電路，由NMOS晶體管M2組成，用于泄放ESD電流的，當發生ESD事件時，泄放電路能正常打開泄放ESD電流；當電路正常工作時，泄放電路是關閉的。由于發生ESD事件時，電流都是安培量級的，泄放電路的NMOS晶體管尺寸都較大。

電源正常上電的時間一般為1ms左右，而發生ESD事件的時間為幾十納秒或者幾百衲秒。檢測電路不僅要正確區分ESD脈沖和正常的電源上電脈沖，還要盡量增加延時時間，從而增加泄放ESD電流的時間。圖1中的檢測電路用二極管連接的NMOS晶體管代替電阻，節省了芯片面積，增加了等效電阻，增加了延時時間，進而使泄放電流時間增加。但是在0.13μm或者更小尺寸的工藝中，電源電壓比較低，會導致反相器INV1狀態混亂，影響芯片正常工作。

在芯片正常工作時，反相器INV1的輸入端是高電平，但是實際電壓值是電源電壓減掉一個閾值電壓，這就會導致反相器INV1處于半導通或者臨界導通狀態，泄放電路可能會導通，進而影響芯片正常工作。

發明內容

本發明要解決的技術問題是提供一種電源鉗位ESD電路，在芯片正常工作時，保證ESD電路處于關閉狀態，不影響芯片正常工作。

為解決上述技術問題，本發明的電源鉗位ESD電路，包括：

一檢測電路，由一采用二極管連接的第一NMOS晶體管和一電容組成，該第一NMOS晶體管的柵極和漏極與電源電壓相連接，其源極與所述電容的一端相連接，該電容的另一端接地；

一緩存電路，由一個反相器，或三個串接的反相器，或五個串接的反相器組成，其輸入端與第一NMOS晶體管的源極和所述電容的連接端相連接；

一泄放電路，由一第二NMOS晶體管組成，其柵極與所述緩存電路的輸出端相連接，其漏極與電源電壓相連接，其源極接地；其中：

在所述緩存電路的第一個反相器的電源端與電源電壓的連線中串接一個二極管連接的第三NMOS晶體管，即該第三NMOS晶體管的柵極和漏極與電源電壓相連接，其源極與所述第一個反相器的電源端相連接。

本發明與現有的電源鉗位ESD電路相比，在ESD保護電路不工作時，能夠更好的保證ESD電路的可靠性，尤其增加了電源鉗位ESD電路不工作時的可靠性；使得在芯片正常工作時，電源鉗位ESD電路處于穩定的關閉狀態，安全可靠，不影響芯片正常工作。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是現有的電源鉗位ESD電路原理圖；

圖2是本發明的電源鉗位ESD電路一實施例原理圖。

具體實施方式

參見圖2所示，在下面的實施例中，本發明所述的電源鉗位ESD電路，包括：