[發明專利]高速時鐘數據恢復電路中的時鐘相位判斷電路和判斷方法

有效

• 申請號: 201210478209.X
• 申請日: 2012-11-22
• 公開（公告）號: CN102931982A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 胡世杰;王自強;黃柯;鄭旭強;李福樂;馬軒;俞坤治;張春;王志華
• 申請（專利權）人: 清華大學深圳研究生院
• 主分類號: H03L7/085
• 分類號: H03L7/085
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

1.一種高速時鐘數據恢復電路中的時鐘相位判斷電路，其特征是所述時鐘相位判斷電路包括：

解復用電路，用于將n路高速信號解復用成2n相對低速的信號;其中n為大于1的整數；

投票電路，用于將這2n組early/late信息進行投票，得出綜合的early/late信息；當2n組early/late信息中early比late多，則最終的輸出為early信號，early比late少，則最終的輸出為late信號，early和late一樣多，則最終的輸出為hold信號；輸出early信號表示采樣時鐘需要前移，輸出late信號表示采樣時鐘需要后移，輸出hold信號表示采樣時鐘不變。

2.如權利要求1所述的高速時鐘數據恢復電路中的時鐘相位判斷電路，其特征是：其中n等于2，所述投票電路包括第一鑒相器、第二鑒相器、第三鑒相器、第四鑒相器、第一投票單元、第二投票單元和第三投票單元；

所述第一鑒相器包括第一差分輸入端、第二差分輸入端、第三差分輸入端、第一差分輸出端和第二差分輸出端；第一鑒相器的第一差分輸入端用于輸入上一個時鐘周期的最后一個數據D4’，第一鑒相器的第二差分輸入端用于輸入第一個邊沿信息E1，第一鑒相器的第三差分輸入端用于輸入第一個數據信息D1，第一鑒相器的第一差分輸出端用于輸出第一組early信息，第一鑒相器的第二差分輸出端用于輸出第一組late信息；

所述第二鑒相器包括第一差分輸入端、第二差分輸入端、第三差分輸入端、第一差分輸出端和第二差分輸出端；第二鑒相器的第一差分輸入端用于輸入第一個數據信息D1，第二鑒相器的第二差分輸入端用于輸入第二個邊沿信息E2，第二鑒相器的第三差分輸入端用于輸入第二個數據信息D2，第二鑒相器的第一差分輸出端用于輸出第二組early信息，第二鑒相器的第二差分輸出端用于輸出第二組late信息；

所述第三鑒相器包括第一差分輸入端、第二差分輸入端、第三差分輸入端、第一差分輸出端和第二差分輸出端；第三鑒相器的第一差分輸入端用于輸入第二個數據信息D2，第三鑒相器的第二差分輸入端用于輸入第三個邊沿信息E3，第三鑒相器的第三差分輸入端用于輸入第三個數據信息D3，第三鑒相器的第一差分輸出端用于輸出第三組early信息，第三鑒相器的第二差分輸出端用于輸出第三組late信息；

所述第四鑒相器包括第一差分輸入端、第二差分輸入端、第三差分輸入端、第一差分輸出端和第二差分輸出端；第四鑒相器的第一差分輸入端用于輸入第三個數據信息D3，第四鑒相器的第二差分輸入端用于輸入第四個邊沿信息E4，第四鑒相器的第三差分輸入端用于輸入第四個數據信息D4，第四鑒相器的第一差分輸出端用于輸出第四組early信息，第四鑒相器的第二差分輸出端用于輸出第四組late信息；

所述第一投票單元包括第一差分輸入端、第二差分輸入端、第三差分輸入端、第四差分輸入端、第一差分輸出端、第二差分輸出端和第三差分輸出端；第一投票單元的第一差分輸入端用于輸入第一鑒相器的第一差分輸出，第一投票單元的第二差分輸入端用于輸入第一鑒相器的第二差分輸出，第一投票單元的第三差分輸入端用于輸入第二鑒相器的第一差分輸出，第一投票單元的第四差分輸入端用于輸入第二鑒相器的第二差分輸出，第一投票單元的第一差分輸出端用于輸出第五組early信息，第一投票單元的第二差分輸出端用于輸出第五組late信息，第一投票單元的第三差分輸出端用于輸出進位信息；

所述第二投票單元包括第一差分輸入端、第二差分輸入端、第三差分輸入端、第四差分輸入端、第一差分輸出端、第二差分輸出端和第三差分輸出端；第二投票單元的第一差分輸入端用于輸入第三鑒相器的第一差分輸出，第二投票單元的第二差分輸入端用于輸入第三鑒相器的第二差分輸出，第二投票單元的第三差分輸入端用于輸入第四鑒相器的第一差分輸出，第二投票單元的第四差分輸入端用于輸入第四鑒相器的第二差分輸出，第二投票單元的第一差分輸出端用于輸出第六組early信息，第二投票單元的第二差分輸出端用于輸出第六組late信息，第二投票單元的第三差分輸出端用于輸出進位信息；

所述第三投票單元包括第一差分輸入端、第二差分輸入端、第三差分輸入端、第四差分輸入端、第五差分輸入端、第六差分輸入端、第一差分輸出端和第二差分輸出端；第三投票單元的第一差分輸入端用于輸入第一時鐘相位判斷電路的第一差分輸出，第三投票單元的第二差分輸入端用于輸入第一時鐘相位判斷電路的第二差分輸出，第三投票單元的第三差分輸入端用于輸入第二時鐘相位判斷電路的第一差分輸出，第三投票單元的第四差分輸入端用于輸入第二時鐘相位判斷電路的第二差分輸出，第三投票單元的第五差分輸入端用于輸入第一時鐘相位判斷電路的第三差分輸出，第三投票單元的第六差分輸入端用于輸入第二時鐘相位判斷電路的第三差分輸出，第三投票單元的第一差分輸出端用于輸出最終的early信息，第三投票單元的第二差分輸出端用于輸出最終的late信息。