[發明專利]一種基于CPU/MIC異構體系結構的高效能系統

無效

• 申請號: 201210475848.0
• 申請日: 2012-11-22
• 公開（公告）號: CN103049329A
• 公開（公告）日: 2013-04-17
• 發明（設計）人: 張清;張廣勇
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F9/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及高性能計算領域，具體地說是一種基于CPU/MIC異構體系結構的

高效能系統。

背景技術

高性能計算是信息領域的前沿高技術，隨著信息化社會的飛速發展，人類對信息處理能力的要求越來越高，不僅石油勘探、氣象預報、航天國防、科學研究等需求高性能計算，而金融、政府信息化、教育、企業、網絡游戲等更廣泛的領域對高性能計算的需求迅猛增長。

計算速度對于高性能計算尤為重要，高性能計算將朝多核、眾核發展，采用異構并行提升應用計算速度，目前CPU+GPU是非常成熟的異構協同計算模式，但由于GPU在編程效率、細粒度并行算法、大規模并行性能上都存在巨大挑戰。

MIC（Many?Integrated?Core)是Intel公司開發的，用于高性能并行計算的眾核芯片。它是從已有的Xeon處理器產品基礎上發展而來，它專為超高性能計算而生的新架構。MIC在計算機體系中，作為CPU的協處理器而存在。MIC芯片通常有50個以上精簡的x86核心，每個core支持4個硬件線程，可并行執行的任務數達到200以上，提供高度并行的計算能力，其雙精峰值性能達到1TFlops。MIC技術將加快高性能計算的發展，快速解決高性能計算應用的性能瓶頸。

發明內容

本發明鑒于現有計算機異構并行提升效能中存在的不足之處，及MIC眾核芯片具有高性能并行計算的特點，提供一種基于CPU/MIC異構體系結構的高效能系統。

本發明所提出的系統針對高性能計算應用，采用CPU/MIC異構體系結構，融合了CPU平臺的多核計算能力與MIC的眾核計算能力，解決了高性能計算應用的性能瓶頸。該系統是按如下方式解決所述技術問題的：整個系統設計包括三個方面：硬件部分設計、系統環境配置及軟件部分設計；該系統實現軟硬件一體化設計，采用CPU/MIC異構體系結構，其中CPU參加邏輯計算和密集核心計算，而MIC僅參與核心密集計算，通過CPU與MIC共同計算，實現性能最大化。

下面對該系統的組成部分分別進行說明：

（1）硬件部分設計

a)?系統的每個節點采用雙路，能支持兩塊CPU同時工作；

b)??系統帶有兩個以上PCIE插槽，能插兩塊MIC卡；

c)???系統的內存配置要大，是原有CPU系統的2倍以上；

d)??系統的每個節點功耗能支持1300w以上；

（2）系統環境配置

a)?操作系統能支持MIC，需要安裝Linux操作系統；

b)??編譯器能支持MIC，采用Intel的icc、icpc、ifort編譯器；

c)??支持MIC的驅動；

（3）軟件部分設計

a)??選擇高性能計算應用算法；?

b)??對原有應用分析，若原有程序實現是采用單線程運行在CPU平臺，則首先利用CPU多核平臺，采用OpenMP編程模型把應用程序以多線程方式實現；?

c)??然后在CPU多線程程序基礎上在MIC卡上實現線程擴展，采用120個線程并行，使其在MIC上并行執行；

d)??把整個系統的計算能力劃分為3個設備：第一塊MIC卡作為設備0，第二塊MIC卡作為設備1，兩塊CPU作為設備2；?

e)??把整個計算任務按照這三個設備的計算能力進行劃分，使三個設備同時并行計算，實現CPU與MIC同時計算，并保證負載均衡。

本發明的一種基于CPU/MIC異構體系結構的高效能系統的有益效果是：該系統通過CPU與MIC協同計算，解決了高性能計算應用的性能瓶頸和功耗問題，具有高性能、低功耗的特點，且降低了機房構建成本和管理、運行、維護費用。

附圖說明

附圖1為本發明所述系統的計算設備劃分示意圖。

具體實施方式

為了使本發明的目的、技術方案更加清晰，下面結合附圖和實施例，對本發明作進一步詳細說明。

本發明的目的在于利用CPU/MIC異構體系結構實現一種高效能系統，整個系統設計主要由硬件部分設計、系統環境配置及軟件部分設計三部分組成。該系統通過實現軟硬件一體化設計，采用CPU/MIC異構體系結構，融合了CPU平臺的多核計算能力與MIC的眾核計算能力，其中CPU參加邏輯計算和密集核心計算，而MIC僅參與核心密集計算，CPU與MIC共同計算，實現性能最大化。

下面對本發明的整個系統設計的各個部分進行說明：

（1）硬件部分設計