[發(fā)明專利]降低信號串擾的電路板

在審

• 申請?zhí)枺?/td>: 201210474670.8
• 申請日: 2012-11-21
• 公開（公告）號: CN103841748A
• 公開（公告）日: 2014-06-04
• 發(fā)明（設計）人: 林有旭
• 申請（專利權）人: 鴻富錦精密工業(yè)（深圳）有限公司;鴻海精密工業(yè)股份有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發(fā)明是關于一種電路板，尤指一種能降低信號串擾的電路板。

背景技術

高速信號在電路板上傳輸時，因電磁耦合而對相鄰近的傳輸線產(chǎn)生的影響，其表現(xiàn)為在被干擾的信號上注入了一定的耦合電壓，產(chǎn)生信號串擾。在數(shù)字電路中，串擾的存在是非常廣泛的，隨著信號頻率的提高和產(chǎn)品外型尺寸越來越小，數(shù)字系統(tǒng)總串擾也急劇增加，過大的串擾會影響到系統(tǒng)的性能，甚至引起電路的誤觸發(fā)，導致系統(tǒng)無法正常工作。

發(fā)明內容

鑒于以上內容，有必要提供一種能降低信號串擾的電路板。

一種降低信號串擾的電路板，其上平行布設了至少四條信號線，這至少四條信號線中兩條相鄰的信號線與另兩條相鄰的信號線傳輸?shù)男盘柕臉O性相反。

相較于現(xiàn)有技術，上述電路板上兩條相鄰的信號線與另兩條相鄰的信號線傳輸?shù)男盘柕臉O性相反，從而使串擾部分抵消而降低串擾。

附圖說明

圖1是本發(fā)明降低信號串擾的電路板一第一較佳實施例的一示意圖。

圖2是本發(fā)明降低信號串擾的電路板一第二較佳實施例的一示意圖。

圖3是本發(fā)明降低信號串擾的電路板一第三較佳實施例的一示意圖。

圖4是本發(fā)明降低信號串擾的電路板一第四較佳實施例的一示意圖。

主要元件符號說明

電路板10、20第一差分對11第一正差分信號線11P第一負差分信號線11N第二差分對12第二正差分信號線12P第二負差分信號線12N第三差分對13第三正差分信號線13P第三負差分信號線13N第四差分對14第四正差分信號線14P第四負差分信號線14N第一單端信號線21第二單端信號線22第三單端信號線23第四單端信號線24反向器50