[發明專利]一種芯片內部產生的自動調節頻率的振蕩時鐘及其設計方法

在審

• 申請號: 201210474146.0
• 申請日: 2012-11-21
• 公開（公告）號: CN103023432A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 無錫來燕微電子有限公司
• 主分類號: H03B5/04
• 分類號: H03B5/04
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種芯片線路設計方法，屬于集成電路的技術領域。

背景技術

在電子和無線電產品芯片中，都必須有一個至關重要的振蕩時鐘信號，以調控同頻芯片內其他的工作信號，使幾十甚至上百個電子信號在輸入或輸出時間上同步，保證信息準確無誤。振蕩時鐘英文稱為Oscillator?Clock，簡稱OSC。振蕩時鐘的原理便是利用某種礦物質，如石英，黃玉等，利用其特有的分子結構振蕩原理，產生一個非常精確的電子時鐘信號。

即使在半導體工業高度發達的今天，最精密的芯片生產工藝也無法避免誤差。生產出來的電子時鐘芯片之間規格不一，速度有快有慢等問題時有發生。其影響條件包括制備時電壓、環境、溫差、濕度、空氣中雜質等等。不同時間不同機器，甚至同一片園片，或在同一顆芯片中出來的時鐘振蕩器的頻率都會不同。在電子工業中，人們一般把電離過多，造成速度過快的N型及P型晶體（Fast?Fast）；或電離太少，速度過慢的晶體（Slow?Slow）都統稱為邊緣現象（Corner?Case）。邊緣現象很容易導致芯片工作不穩定，錯誤率高等問題，給廠商和用戶帶來嚴重的損失，導致成本上升。

發明內容

本發明的目的是克服現有技術中存在的不足。提供一種產生自動調節頻率的穩定時鐘振蕩器的方法，其結構緊湊，產生的穩定時鐘振蕩器能使芯片工作穩定，錯誤率降低，芯片成本降低，并且安全可靠。

按照本發明提供的技術方案，所述一種芯片內部產生的自動調節頻率的穩定振蕩時鐘，至少包括振蕩時鐘發生器（OSC?generator）,?用來控制不同頻率時鐘的編程控制器。定時記數器、比較器和穩定振蕩時鐘的邏輯控制單元。所述用來控制不同頻率時鐘的編程控制器輸出的控制信號直接連接到振蕩時鐘發生器（OSC?generator）。所述的振蕩時鐘信號是由振蕩時鐘發生器產生。所述的振蕩時鐘信號輸出到外面給芯片的不同部分用。所述的振蕩時鐘信號連接到定時記數器的時鐘輸入端，來調節定時記數器的記數多少。所述的定時記數器的記數連接到比較器跟標準的性能進行比較，產生反饋信號給穩定振蕩時鐘的邏輯控制單元，來自動決定振蕩時種的頻率是否符合要求，是不是要進行一次編程（trim）通過編程控制器。

所述振蕩時鐘發生器（OSC?generator）是由電壓控制的振蕩時鐘發生器（俗稱VCO）通過不同的電壓來控制振蕩時鐘的頻率。

所述用來控制不同頻率時鐘的編程控制器是通過控制不同的電阻值來輸出不同的電壓或電流給振蕩時鐘發生器（OSC?generator）來達到產生或控制不同的頻率的時鐘。

所述的定時記數器是一個記數器，有多個觸發器（flipflop）組成。所述的定時記數器的時種控制信號連接到振蕩時鐘發生器產生的時鐘。所述的定時記數器只是為了調節振蕩時鐘的頻率用的。當在調節振蕩時鐘的頻率時，振蕩時鐘發生器產生的時鐘每上下振蕩一次，相對應的定時記數器的記數值就增加一。在調好振蕩時鐘的頻率后，所述的定時記數器處于關閉狀態。

所述的比較器是一個數字比較器或是一個數字選擇器。來決定或選擇定時記數器的記數是不是符合要求。

所述的穩定振蕩時鐘的邏輯控制單元是一些數字邏輯組成的。是用來產生控制信號來控制編程控制器，定時記數器，比較器?和穩定振蕩時鐘的邏輯控制單元。

所述的芯片內部產生的自動調節頻率的振蕩時鐘的設計方法是由外部給一個固定的時間或由芯片內部產生的t來啟動穩定振蕩時鐘的調節器。在這個固定的時間t中芯片內部產生的穩定振蕩時鐘發生器(OSC)時鐘有m次的來回振蕩。芯片內部產生的穩定振蕩時鐘發生器(OSC)時鐘的m次是通過一個所述的定時記數器記數來表現的。所述的穩定振蕩時鐘發生器(OSC)時鐘的頻率就是T=t/m;?就是芯片內部產生的穩定振蕩時鐘發生器(OSC)產生的時鐘振蕩一次所需的時間，也就是所述的時鐘頻率T。