[發(fā)明專利]硅襯底上氮化鎵生長(zhǎng)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210472736.X
• 申請(qǐng)日: 2012-11-20
• 公開（公告）號(hào): CN103137446B
• 公開（公告）日: 2016-11-23
• 發(fā)明（設(shè)計(jì)）人: 陳祈銘;劉柏均;林宏達(dá);喻中一;蔡嘉雄;黃和涌
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/205
• 分類號(hào): H01L21/205;H01L29/06;H01L29/788;H01L33/00;C30B29/40
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

技術(shù)領(lǐng)域

本發(fā)明大體上涉及半導(dǎo)體電路制造工藝，更具體地來說，涉及在硅襯底上形成III族/V族(III-V族)化合物半導(dǎo)體膜。

背景技術(shù)

由于III族/V族化合物半導(dǎo)體(通常稱作III-V族化合物半導(dǎo)體)在電子和光電子器件上的前景應(yīng)用，已經(jīng)對(duì)III族/V族化合物半導(dǎo)體諸如氮化鎵(GaN)及其相關(guān)合金進(jìn)行了深入研究。多種III-V族化合物半導(dǎo)體的較大帶隙和較高的電子飽和速率也使其作為高溫和高速功率電子器件中的應(yīng)用的候選材料。利用III-V族化合物半導(dǎo)體的潛在電子器件的特定實(shí)例包括高電子遷移率晶體管(HEMT)和其他異質(zhì)結(jié)雙極晶體管。利用III-V族化合物半導(dǎo)體的潛在光電器件的特定實(shí)例包括藍(lán)色發(fā)光二極管和激光二極管、以及紫外線(UV)光檢測(cè)器。

在這些器件中使用III-V族化合物半導(dǎo)體GaN的外延生長(zhǎng)膜。不幸地，必須在除了GaN之外的襯底上生長(zhǎng)GaN外延膜，因?yàn)樵谕ǔＳ糜谏L(zhǎng)塊狀晶體的溫度下由于氮的高平衡壓力所導(dǎo)致的很難獲得GaN塊狀晶體。由于缺乏GaN襯底的可行塊狀生長(zhǎng)方法，所以通常在諸如硅、SiC、以及藍(lán)寶石(Al2O3)的不同襯底上方外延沉積GaN。與其他生長(zhǎng)襯底和隨后的加工能力相比較，為了獲得更低成本，研究集中在使用硅作為生長(zhǎng)襯底。然而，GaN膜在硅襯底上方的生長(zhǎng)很困難，因?yàn)楣杈哂胁煌贕aN的晶格常數(shù)和熱膨脹系數(shù)。如果可以克服在硅襯底上方生長(zhǎng)GaN膜的困難，則對(duì)于GaN生長(zhǎng)，硅襯底由于它們的低成本、大直徑、高晶體和表面質(zhì)量、可控導(dǎo)電性、以及高導(dǎo)熱性而具有吸引力。硅襯底的使用還使得基于GaN的光電器件與基于硅的電子器件容易集成。

在硅襯底上方生長(zhǎng)GaN膜所產(chǎn)生的大應(yīng)力可能導(dǎo)致襯底彎曲或破裂。這種彎曲可能導(dǎo)致若干不利影響。首先，可能在晶體GaN膜中生成或傳播大量缺陷(位錯(cuò))。其次，生成的GaN膜的厚度不均勻；導(dǎo)致最終器件中的不期望電性能改變。另外，承受大應(yīng)力的GaN膜可能容易破裂。因此，需要形成III-V族化合物半導(dǎo)體膜同時(shí)克服上述缺陷的新方法。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體結(jié)構(gòu)，包括：硅襯底；第一III-V族化合物半導(dǎo)體塊層，位于所述硅襯底上方；中間層，位于所述第一III-V族化合物半導(dǎo)體塊層上方；以及第二III-V族化合物半導(dǎo)體塊層，位于所述中間層上方。

在上述半導(dǎo)體結(jié)構(gòu)中，進(jìn)一步包括：梯度III-V族超晶格層。

在上述半導(dǎo)體結(jié)構(gòu)中，進(jìn)一步包括：AlN成核層。

在上述半導(dǎo)體結(jié)構(gòu)中，其中，所述中間層由AlN制成。

在上述半導(dǎo)體結(jié)構(gòu)中，其中，所述第一III-V族化合物半導(dǎo)體塊層為GaN。

在上述半導(dǎo)體結(jié)構(gòu)中，進(jìn)一步包括：梯度III-V族超晶格層，其中，所述梯度III-V族超晶格層的厚度在500nm和1000nm之間。

在上述半導(dǎo)體結(jié)構(gòu)中，進(jìn)一步包括：AlN成核層，其中，所述AlN成核層的厚度在150nm和300nm之間。

在上述半導(dǎo)體結(jié)構(gòu)中，其中，第二中間層位于第二III-V族化合物半導(dǎo)體塊層的上方。

在上述半導(dǎo)體結(jié)構(gòu)中，其中，第三III-V族化合物半導(dǎo)體塊層位于所述第二中間層上方。

在上述半導(dǎo)體結(jié)構(gòu)中，其中，兩個(gè)以上的III-V族化合物半導(dǎo)體層塊位于所述硅襯底上方。

在上述半導(dǎo)體結(jié)構(gòu)中，其中，兩個(gè)以上的III-V族化合物半導(dǎo)體層塊位于所述硅襯底上方，其中，通過中間層隔離每個(gè)III-V族化合物半導(dǎo)體塊層。

在上述半導(dǎo)體結(jié)構(gòu)中，其中，所述塊層為大約0.5微米至大約5微米。

根據(jù)本發(fā)明的另一方面，還提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括：提供硅襯底；在所述硅襯底上方外延生長(zhǎng)第一塊狀I(lǐng)II-V族化合物半導(dǎo)體層；在所述第一塊狀I(lǐng)II-V族化合物半導(dǎo)體層上方外延生長(zhǎng)中間層；以及在所述中間層上方外延生長(zhǎng)第二塊狀I(lǐng)II-V族化合物半導(dǎo)體層。

在上述方法中，進(jìn)一步包括：外延生長(zhǎng)具有降低的鋁濃度和增加的鎵濃度的梯度III-V族層。

在上述方法中，其中，使用大約10至大約300托的工藝壓力外延生長(zhǎng)所述中間層。

在上述方法中，進(jìn)一步包括：外延生長(zhǎng)具有降低的鋁濃度和增加的鎵濃度的梯度III-V族層，其中，所述梯度III-V族層的厚度為大約0.5微米至大約3微米。

在上述方法中，其中，在所述硅襯底上外延生長(zhǎng)兩個(gè)以上的III-V族化合物半導(dǎo)體層。