[發明專利]采樣

有效

• 申請號: 201210469779.2
• 申請日: 2010-01-25
• 公開（公告）號: CN103001639A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 伊恩·朱斯歐·代迪克;加文·朗伯斯·艾倫
• 申請（專利權）人: 富士通半導體股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 李曉冬

1.用于對電流信號進行采樣的電流模式電路，該電路包括：

第一節點，被配置為接收所述電流信號；

X個第二節點，能夠沿著相應的路徑導通性地連接到所述第一節點；以及

導引電路，被配置為控制所述第一節點和所述第二節點之間的連接，從而隨著時間的流逝，沿著所述路徑中的不同路徑來導引構成所述電流信號的不同電荷包，

其中：

X是大于或等于3的整數；并且

所述導引電路包括：

控制信號生成電路，被配置為生成X個時間交織正弦型控制信號；以及

開關電路，沿著所述路徑分布并被配置為基于X個正弦型控制信號來控制所述連接，

其中，所述控制信號相對彼此是均勻時間交織的。

2.如權利要求1所述的電流模式電路，

其中，X=4。

3.如權利要求1電流模式電路，其中，X個路徑中的每一個被所述X個控制信號中不同的一個所控制，并且所述X個路徑中的每一個在所述控制信號中的對應一個處于最大值或者在最大值附近時是導通的，而在所述控制信號中的對應的一個處于最小值或者在最小值附近時是不導通的。

4.如權利要求3所述電流模式電路，

其中，當所述控制信號中的兩個具有相同的值時，它們的對應路徑具有基本上相同水平的導通。

5.如權利要求3所述的電流模式電路，

其中，所述開關電路包括與所述路徑相對應的晶體管；并且

對于所述路徑中的每個，對應晶體管被連接為使得該對應晶體管的溝道形成該路徑的一部分并且該對應晶體管被該路徑的控制信號所控制。

6.如權利要求5所述的電流模式電路，

其中：所述晶體管是具有柵極端的MOSFET；并且

對于所述路徑中的每個，對應晶體管的柵極端被連接來接收該路徑的控制信號。

7.如權利要求1所述的電流模式電路，包括：

配置來接收輸入電壓信號的輸入節點；以及

連接在所述輸入節點和所述第一節點之間的轉換電路，該轉換電路被配置為將輸入電壓信號轉換成電流信號，該轉換電路是無源電路，包括用于將所述輸入電壓信號轉換成所述電流信號的電阻。

8.如權利要求7所述的電流模式電路，

其中，所述轉換電路包括電阻器網絡，該電阻器網絡具有所述電阻并且被配置為使得所述輸入節點隨著頻率變化具有恒定的輸入阻抗。

9.如權利要求8所述的電流模式電路，

其中，所述第一節點具有電容性輸入阻抗，并且所述電阻器網絡包括針對所述第一節點處的電容性輸入阻抗進行補償的電感。

10.如權利要求8所述的電流模式電路，

其中，所述電阻器網絡被配置為使得所述第一節點處的電壓波動對將所述輸入電壓信號轉換成所述電流信號的轉換的影響被按比例減小。

11.如權利要求10所述的電流模式電路，

其中，所述電阻器網絡包括配置為使得電壓波動的影響被按比例減小的電勢分配器電路。

12.如權利要求1所述的電流模式電路，包括：

生成電路，被配置為對于通過所述第二節點的電荷包中的每個電荷包基于該電荷包的特性來生成樣本值，每個樣本值指示出與其電荷包相對應的電流信號的值；以及

校準電路，被配置為組合來自所述第二節點中的一個或多個的樣本值以提供一個或多個組合樣本值，并且基于所述一個或多個組合樣本值來校準電路的操作，

其中，所述校準電路被配置為組合隨著時間的流逝所述第二節點中的一個第二節點的樣本值以為所述第二節點中的所述一個第二節點生成組合樣本值，并且基于該組合樣本值和一基準值之間進行的比較來校準電路的操作。