[發明專利]三維非易失性存儲器件、存儲系統及制造器件的方法

有效

• 申請號: 201210466241.6
• 申請日: 2012-11-16
• 公開（公告）號: CN103178066B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 李東基
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L29/792;H01L21/336
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 周曉雨,俞波

相關申請的交叉引用

本申請要求2011年12月22日提交的申請號為10-2011-0140193的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明涉及一種半導體器件及其制造方法。更具體而言，本發明涉及一種三維非易失性存儲器件、包括所述三維非易失性存儲器件的存儲系統、以及制造所述器件的方法。

背景技術

半導體存儲器件的發展呈現出提高集成度并儲存高容量數據的趨勢。由于典型的二維存儲器件沿著行方向布置在半導體襯底上，所以需要具有更大面積的半導體襯底來儲存高容量的數據。然而，隨著二維存儲器件的集成密度提高，相鄰器件之間的干擾和影響可能增加，由此使可以容易地儲存高容量數據的多電平單元（MLC）操作復雜化。為了克服二維存儲器件的限制，正在開發三維存儲器件。

在三維存儲器件中，傳統的僅沿著行方向布置的存儲器單元可以沿著與半導體襯底垂直的方向層疊。因而，與二維存儲器件相比，三維存儲器件可以具有高集成密度并且實現大的數據容量。

三維存儲器件的存儲器單元可以包括交替層疊的多個導電層和多個層間絕緣層，以及被配置成穿過多個導電層和多個層間絕緣層的垂直溝道層。近來，已經提出了用于改善三維存儲器件的可靠性的各種技術。

發明內容

本發明針對一種可以改善半導體存儲器件的集成密度和可靠性的三維非易失性存儲器件、包括所述三維非易失性存儲器件的存儲系統、以及制造所述器件的方法。

本發明的一個方面提供了一種三維非易失性存儲器件，包括：垂直溝道層，所述垂直溝道層從襯底突出；多個層間絕緣層和多個導電層，所述多個層間絕緣層和多個導電層沿著垂直溝道層交替地形成；電荷陷阱層，所述電荷陷阱層包圍垂直溝道層，電荷陷阱層在插入于多個導電層與垂直溝道層之間的多個第一區中具有比在插入于多個層間絕緣層與垂直溝道層之間的多個第二區中更小的厚度；以及阻擋絕緣層，所述阻擋絕緣層形成在多個導電層與電荷陷阱層之間的多個第一區的每個中。

本發明的另一個方面提供了一種存儲系統，包括：三維非易失性存儲器件，所述三維非易失性存儲器件包括：垂直溝道層，所述垂直溝道層從襯底突出；層間絕緣層和導電層，所述層間絕緣層和導電層沿著垂直溝道層交替地形成；電荷陷阱層，所述電荷陷阱層包圍垂直溝道層，電荷陷阱層在插入于導電層與垂直溝道層之間的多個第一區中具有比在插入于層間絕緣層與垂直溝道層之間的多個第二區中更小的厚度；以及阻擋絕緣層，所述阻擋絕緣層形成在導電層與電荷陷阱層之間的多個第一區的每個中；以及所述存儲器控制器，控制三維非易失性存儲器件。

本發明的另一個方面提供了一種制造三維非易失性存儲器件的方法，所述方法包括：在襯底上交替地形成第一層間絕緣層和第一犧牲層；通過刻蝕第一層間絕緣層和第一犧牲層而在第一層間絕緣層和第一犧牲層中形成溝道孔；在溝道孔的側壁上順序地形成電荷陷阱層和隧道絕緣層；在隧道絕緣層中的每個上形成溝道層；通過刻蝕第一層間絕緣層和第一犧牲層而在第一層間絕緣層和第一犧牲層中形成縫隙；去除在縫隙的內壁上暴露的第一犧牲層；通過將去除第一犧牲層而暴露出的電荷陷阱層的一部分氧化到小于電荷陷阱層的完整厚度來形成阻擋絕緣層；以及在阻擋絕緣層中的每個上形成導電層。

附圖說明

通過參照附圖來詳細地描述本發明的示例性實施例，本發明的上述和其它特征和優點對于本領域技術人員而言將變得更加明顯，其中：

圖1是根據本發明的一個示例性實施例的三維非易失性存儲器件的一部分的立體圖；

圖2A至圖2F是說明根據本發明的一個示例性實施例的制造三維非易失性存儲器件的方法的截面圖；

圖3A至圖3E是說明根據本發明的另一個示例性實施例的三維非易失性存儲器件以及制造所述三維非易失性存儲器件的方法的截面圖；以及

圖4是根據本發明的一個示例性實施例的存儲系統的示意性框圖。

具體實施方式

在下文中，將參照示出本發明的示例性實施例的附圖來更充分地描述本發明。然而，本發明可以用不同的方式實施，而不應解釋為限定于本文所列的實施例。確切地說，提供這些示例性實施例使得本說明書充分與完整，并向本領域技術人員充分傳達本發明的范圍。

圖1是根據本發明的一個示例性實施例的三維非易失性存儲器件的一部分的立體圖。