[發明專利]一種深硅通孔的刻蝕方法

有效

• 申請號: 201210464862.0
• 申請日: 2012-11-16
• 公開（公告）號: CN103824767B
• 公開（公告）日: 2017-05-17
• 發明（設計）人: 嚴利均;倪圖強
• 申請（專利權）人: 中微半導體設備（上海）有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/768
• 代理公司: 隆天知識產權代理有限公司72003
• 代理人: 張龍哺,馮志云

技術領域

本發明涉及深硅通孔的刻蝕方法，特別是一種隨通孔深度增加而改進工藝參數的刻蝕方法。

背景技術

硅通孔技術(TSV)為第4代封裝技術，硅通孔技術(TSV，Through-Silicon-Via)是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通，實現芯片之間互連的最新技術。與以往的IC封裝鍵合和使用凸點的疊加技術不同，TSV能夠使芯片在三維方向堆疊的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。

TSV制作技術中首先應該做到的是刻蝕機臺對不同材料刻蝕輪廓的控制。盡管可以籠統地認為TSV應用需要制作相對高的縱寬比(Aspect Ratio)，而業界對硅的深刻蝕原理和應用并不陌生，但是，實際上TSV對刻蝕的要求還是在許多方面超過了MEMS等應用領域。比如，被刻蝕材料的復雜程度、不同的3D IC的應用中TSV通孔的分布密度、尺寸(包括深度和直徑)相當寬泛的分布等等。

最佳的TSV技術必須能夠滿足輪廓控制(包括控制傾斜、斜差、側壁粗糙度、底切度等)，同時又需要在工藝能力上具備靈活性，能夠應對多種量級的通孔尺寸和各種多層材料，并具有高產量能力，能夠處理300mm晶圓，具有工藝的重復性、實用性、可靠性，最后，還必須滿足IC市場所要求的最好的性價比。

中國專利公開號CN102031525A公開了一種深硅通孔的刻蝕方法，采用反應離子刻蝕的刻蝕步驟和聚合物沉積步驟，所述刻蝕步驟和聚合物沉積步驟交替進行，所述刻蝕步驟采用的氣體中包括用于化學反應等離子刻蝕硅的第一氣體和用于與硅反應形成硅化物保護膜的第二氣體。使用該方法刻蝕形成TSV時，具有刻蝕效率高、TSV通孔側壁光滑度好的特點。

通常，在深刻蝕工藝中，采用刻蝕--沉積--刻蝕循環的工藝方法來進行深孔刻蝕。

圖1示出現有技術的深硅通孔刻蝕過程的流程圖。如圖1所示，其中，11為掩膜層，12為襯底硅，13為聚合物層。圖1中顯示了在深孔刻蝕中刻蝕步驟--聚合物沉積步驟--刻蝕步驟相互交替最后刻蝕形成孔洞的過程。

圖2示出現有技術的深硅通孔刻蝕過程中，反應腔室內刻蝕氣體與聚合物氣體變化的時序圖。如圖2所示，主要采用SF6氣體來進行刻蝕步驟，采用C4F8氣體來進行沉積步驟。由于每次的刻蝕和沉積的工藝參數都相同，但是隨著孔深的增加，腔室內的其他工藝條件不變，氣體要達到深孔底部的距離增加，因此刻蝕速率會降低，不能達到工藝預期。而且，工藝要求的氣體反應時間通常很短，非常容易受到閥門時間誤差之類的影響，無法保證氣體反應時間的精確性。

發明內容

針對現有技術中的缺陷，本發明的目的是提供一種深硅通孔的刻蝕方法，克服了現有技術的困難，通過控制閥門開閉時間來精確控制氣體反應時間，并且隨孔深增加而調節相應的刻蝕參數，以此來解決深孔刻蝕中隨孔深增加刻蝕速率減弱的問題。

根據本發明的一個方面，提供一種深硅通孔的刻蝕方法，包括以下步驟：在硅襯底上形成掩膜層，采用交替進行的刻蝕步驟和聚合物沉積步驟刻蝕深硅通孔，其中，刻蝕步驟中通過第一組管道通入刻蝕氣體，沉積步驟中通過第二組管道通入聚合物氣體，

所述刻蝕步驟結束后，關閉第一組管道的閥門，間隔一時間段之后，打開第二組管道的閥門；或者

所述沉積步驟結束后，打開第一組管道的閥門，間隔所述時間段之后，關閉第二組管道的閥門；

在所述時間段內調整刻蝕步驟中的轟擊粒子的能量，所述刻蝕步驟中的轟擊粒子的能量隨硅通孔的深度增加而增強。

優選地，所述刻蝕或者沉積步驟中的壓強、射頻功率以及刻蝕步驟的時間中的至少一項，隨硅通孔的深度增加而改變。

優選地，所述刻蝕或者沉積步驟中的壓強隨硅通孔的深度增加而減小，結束刻蝕時候的壓力比初始刻蝕時候的壓力減少5％至20％。

優選地，所述刻蝕或者沉積的射頻功率隨硅通孔的深度增加而增加，結束刻蝕時候的射頻功率比初始刻蝕時候的射頻功率增加10％至30％。

優選地，所述刻蝕步驟的時間隨硅通孔的深度增加而增加，刻蝕結束時候的刻蝕步驟的時間比初始刻蝕時候的刻蝕步驟時間增長5％至20％。

優選地，所述時間段為20毫秒至100毫秒。

優選地，所述時間段為第一組管道或者第二組管道的閥門開關時間。

優選地，所述時間段為第一組管道和第二組管道的閥門開關時間的平均值。