[發(fā)明專利]電路和功率放大器

有效

• 申請?zhí)枺?/td>: 201210462155.8
• 申請日: 2012-09-29
• 公開（公告）號: CN103051297A
• 公開（公告）日: 2013-04-17
• 發(fā)明（設(shè)計）人: S·呂施納;J-E·米勒
• 申請（專利權(quán)）人: 英特爾移動通信有限責(zé)任公司
• 主分類號: H03F3/20
• 分類號: H03F3/20;H03F3/213
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 段俊峰;盧江

技術(shù)領(lǐng)域

本發(fā)明的實施例創(chuàng)建一種電路，所述電路比如可被用于例如HF功率放大器中。本發(fā)明的進(jìn)一步的實施例創(chuàng)建了一種功率放大器。

背景技術(shù)

集成電路系統(tǒng)的發(fā)展趨勢始終朝著提高集成前進(jìn)以便實現(xiàn)成本節(jié)約。在用于無線通信的集成電路領(lǐng)域中，該術(shù)語意味著在單芯片無線電裝置(單芯片的無線電發(fā)射機(jī)和接收機(jī))中包含HF發(fā)射機(jī)/接收機(jī)鏈及所謂的RF前端的盡可能多的功能/功能塊。與標(biāo)準(zhǔn)的CMOS技術(shù)兼容的電路技術(shù)對于HF功率放大器的集成來說是有利的。對于此，與以前已知的解決方案(如例如在以下中所公開的：Ezzedine等人的“HIGH-VOLTAGE?FET?AMPLIFIERS?FOR?SATELLITEAND?PHASED-ARRAY?APPLICATIONS”；Ezzedine等人的“High?Power?HighImpedance?Microwave?Devices?for?Power?Applications”，美國專利第6137367號；Ezzedine等人的“CMOS?PA?for?Wireless?Applications”；Wu等人的“A?900-MHz29.5-dBm?0.13-um?CMOS?HiVP?Power?Amplifier”；以及Pornpromlikit等人的“AWatt-Level?Stacked-FET?Linear?Power?Amplifier?in?Silicon-on-Insulator?CMOS”)相比，稱作堆疊式共源共柵放大器(cascode)的布置(參看DE?102009005120.1)已經(jīng)被證明特別有優(yōu)勢。這些堆疊式共源共柵放大器的優(yōu)勢在于：高電氣強(qiáng)度、高效率、高功率放大，以及由于不需要額外的電感元件而對表面要求較低。此電路技術(shù)的實質(zhì)性問題在于它的電勢不穩(wěn)定，尤其是在較高的頻率下。

發(fā)明內(nèi)容

本發(fā)明的實施例創(chuàng)建了一種具有第一晶體管和第二晶體管的電路。第一晶體管和第二晶體管被連接來形成共源共柵放大器。另外，該電路具有連接在第二晶體管的控制端子和第一晶體管的源極端子之間的隔直電容。另外，該電路具有連接在第二晶體管的漏極端子和第一晶體管的控制端子之間的反饋元件。另外，該電路具有信號輸入和信號輸出，其中該共源共柵放大器連接在該信號輸入和該信號輸出之間。

附圖說明

本發(fā)明的實施例將參看附圖以更詳細(xì)的細(xì)節(jié)進(jìn)行描述，其中：

圖1a示出根據(jù)本發(fā)明的一個實施例的電路的等效電路圖；

圖1b示出根據(jù)本發(fā)明的一個實施例的電路布置的等效電路圖；

圖2示出根據(jù)本發(fā)明的一個實施例的具有堆疊式共源共柵放大器的電路的等效電路圖；

圖3a-3g示出根據(jù)本發(fā)明的各個實施例的具有用于反饋元件的不同實現(xiàn)方式的電路的電路圖；

圖4a示出具有堆疊式共源共柵放大器的傳統(tǒng)電路的電路圖；

圖4b示出在圖4a中示出的傳統(tǒng)共源共柵放大器電路中輸出電壓的修改的影響；以及

圖4c示出傳統(tǒng)的堆疊式共源共柵放大器布置的一般化電路圖。

具體實施方式

在參照附圖及本發(fā)明的以下實施例而給出詳細(xì)說明之前，在此應(yīng)當(dāng)注意到等同元件或具有相同功能的元件以相同的附圖標(biāo)記指示，并且對于由相同的附圖標(biāo)記指示的元件不給出重復(fù)說明。由于該原因，對具有相同的附圖標(biāo)記的元件的說明是可互換的。

如本申請開場部分已經(jīng)解釋過的那樣，堆疊式共源共柵放大器的實質(zhì)性問題在于電勢不穩(wěn)定，尤其在較高的頻率下。這種電勢不穩(wěn)定是由于堆疊式共源共柵放大器的正反饋環(huán)導(dǎo)致的。該正反饋將在以下圖4a和圖4b的上下文中進(jìn)行解釋。

圖4a示出具有堆疊式共源共柵放大器的傳統(tǒng)共源共柵放大器布置的電路，所述布置是由四個晶體管M1、M2、M3、M4形成的。在這種情況下，該堆疊式共源共柵放大器由單獨的下共源共柵放大器和單獨的上共源共柵放大器或共源共柵放大器電路組成，其中下共源共柵放大器由晶體管M1、M2形成，而上共源共柵放大器由晶體管M3、M4形成。圖4a中示出的這個電路在Leuschner等人的“A?31-dBm，High?Ruggedness?Power?Amplifier?in?65-nm?Standard?COMSwith?High-Efficiency?Stacked-Cascode?Stages”中有詳細(xì)描述。在圖4a中也示出了位于晶體管M4的漏極端子和晶體管M4的柵極端子之間的寄生電容C_gd4。