[發明專利]絕緣膜用組合物及三維垂直孔的孔壁上形成絕緣膜的方法

有效

• 申請號: 201210460664.7
• 申請日: 2012-11-15
• 公開（公告）號: CN102925024A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 孫蓉;張國平;趙松方;郭慧子
• 申請（專利權）人: 中國科學院深圳先進技術研究院
• 主分類號: C09D161/06
• 分類號: C09D161/06;C09D5/25
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 吳平

技術領域

本發明涉及絕緣膜材料技術領域，特別是涉及一種絕緣膜用組合物及在三維垂直孔的孔壁上形成絕緣膜的方法。

背景技術

近年來，根據現代化大規模集成電路的設計標準，對進一步降低半導體集成器件的特征尺寸的需求增大，多層布線技術變得愈加重要。在三維集成電路中，由于互連之間的寄生電容導致的互連上信號傳輸的延遲，而不是集成的各個器件的信號延遲。即使能夠實現半導體集成器件特征尺寸的明顯減小，大規模集成電路的高速性能上的改進也將受限于由于互連之間的寄生電容導致的互連上信號傳輸的延遲問題。由于互連之間的寄生電容取決于層間絕緣膜的介電常數。而現有的大規模三維集成電路通常采用二氧化硅膜作為三維垂直孔的層間絕緣膜。大規模集成電路中的二氧化硅膜一般通過化學氣相沉積（Chemicalvapor?deposition，CVD）在三維垂直孔的孔壁上形成，通過這種方法形成的二氧化硅膜具有較高的介電常數（約4.0），使得寄生電容導致的互連上信號傳輸的延遲較為嚴重。此外，通過CVD形成的二氧化硅膜，均勻性和重復性差，容易出現邊緣效應，造成產品良率的降低。

因此，開發新型絕緣膜用組合物，以降低絕緣膜的介電常數，具有重要的意義。

發明內容

基于此，有必要提供一種能夠降低絕緣膜的介電常數的絕緣膜用組合物。

進一步，提供一種在三維垂直孔的孔壁上形成絕緣膜的方法。

一種絕緣膜用組合物，按質量份包括以下組分：

酚醛樹脂：100份；

稀釋劑：50~300份；

增粘劑：1~20份；

成膜劑：20~150份；

交聯劑：50~150份；及

白碳黑：5~20份。

在其中一個實施例中，所述酚醛樹脂的重均分子量為800~2000。

在其中一個實施例中，所述酚醛樹脂選自線性酚醛樹脂、線性鄰甲酚醛樹脂、線性間甲酚醛樹脂及線性對甲酚醛樹脂中的至少一種。

在其中一個實施例中，所述稀釋劑選自甲基丙烯酸羥基丁酯、二甲基丙烯酸二甲酯、乳酸丁酯及乳酸甲酯中的至少一種。

在其中一個實施例中，所述增粘劑選自硅烷偶聯劑KH-560、硅烷偶聯劑KH-550及硅烷偶聯劑ADP中的至少一種。

在其中一個實施例中，所述成膜劑選自丙二醇甲醚及丙二醇丁醚中的至少一種。

在其中一個實施例中，所述交聯劑選自丁醚化氨基樹脂、甲醚化氨基樹脂及混醚化氨基樹脂中的至少一種。

在其中一個實施例中，所述白炭黑為粒徑為40納米~150納米的球形白炭黑。

一種在三維垂直孔的孔壁形成絕緣膜的方法，包括如下步驟：

清洗集成電路的三維垂直孔；

在所述三維垂直孔的孔壁上涂布如權利要求1~8任一項所述的絕緣膜用組合物，形成絕緣用組合物涂層；

將所述絕緣用組合物涂層于70℃~110℃下進行烘烤1分鐘~10分鐘；及

將所述經過烘烤的絕緣膜用組合物涂層于90℃下固化0.5小時~1小時，然后以2℃~4℃/min的升溫速率升溫至120℃，于120℃下固化0.5小時~1小時，再以2℃~4℃/min的升溫速率升溫至150℃，于150℃下固化0.5小時~1小時，最后以2℃~4℃/min的升溫速率升溫至170℃，于170℃下固化0.5小時~1小時，在所述三維垂直孔的孔壁上形成絕緣膜。

在其中一個實施例中，所述絕緣膜的厚度為0.5微米~8微米。

上述絕緣膜用組合物按質量份包括100份酚醛樹脂、50~300份稀釋劑、1~20份增粘劑、20~150份成膜劑、50~150份交聯劑及5~20份白碳黑，這種組分和配比使得由該絕緣膜用組合物形成的絕緣膜具有介電常數低的特點，能夠廣泛應用于半導體集成器件中。

附圖說明

圖1為一實施方式的在三維垂直孔的孔壁上形成絕緣膜的方法的工藝流程圖。

具體實施方式

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似改進，因此本發明不受下面公開的具體實施的限制。

一實施方式的絕緣膜用組合物，按質量份包括以下組分：酚醛樹脂100份、稀釋劑50~300份、增粘劑1~20份、成膜劑20~150份、交聯劑50~150份及白碳黑5~20份。