[發明專利]微處理器及縮短分頁表尋訪時間的方法

有效

• 申請號: 201210460154.X
• 申請日: 2010-03-23
• 公開（公告）號: CN102999440A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 柯林.艾迪;羅德尼.E.虎克
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

本申請為申請日為2010年3月23日、申請號為201010151433.9的發明名稱為“微處理器及縮短分頁表尋訪時間的方法”的申請案的分案申請。

技術領域

本發明是關于微處理器，特別是關于微處理器的預取(prefetch)數據的方法。

背景技術

現今許多微處理器具有使用虛擬存儲器的能力，特別是能夠運用一存儲器分頁機制(memory?paging?mechanism)。本領域技術人員應能理解，操作系統在系統存儲器中所建立的分頁表(page?tables)是用來將虛擬地址轉譯成物理地址。根據《IA-32英特架構軟件開發者手冊，第3A冊:系統程序設計導引，第1篇，2006年6月》中所描述的x86架構處理器技術(該參考文獻全文是以引用方式并入本文中)，分頁表可采取階層方式(hierarchical?fashion)排列。具體說來，分頁表包含多個分頁表項目(page?table?entries；PTE)，各個分頁表項目儲存一物理存儲器分頁的物理分頁地址與物理存儲器分頁的屬性。所謂的分頁表尋訪(tablewalk)是指提取一虛擬存儲器分頁地址并使用此虛擬存儲器分頁地址來尋訪(traverse)分頁表階層，用以取得與此虛擬存儲器分頁地址對應的分頁表項目以便將虛擬地址轉譯成物理地址。

由于物理存儲器存取的延遲時間相對較長，加上在分頁表尋訪過程中可能要對物理存儲器進行多重存取，因此執行分頁表尋訪十分耗時。為了避免因執行分頁表尋訪而造成的時耗，處理器通常會包含一轉譯查詢緩沖器(Translation?Lookaside?Buffer；TLB)用以儲存虛擬地址及由虛擬地址轉譯成的物理地址。然而，轉譯查詢緩沖器的大小有限，并且當轉譯查詢緩沖器發生遺失(miss)時還是需要執行分頁表尋訪。因此，我們需要一種能夠縮短分頁表尋訪的執行時間的方法。

發明內容

本發明提供一種微處理器，包括：一轉譯查詢緩沖器；一第一載入請求信號，用以載入一分頁表項目至該微處理器，其中該第一載入請求信號相應于該轉譯查詢緩沖器之中的一虛擬地址發生遺失而產生；以及一預取單元，用以接收一第一快取線的一物理地址，其中該第一快取線包括被請求的該分頁表項目，該預取單元更對應地產生一第二載入請求信號以預取一第二快取線至該微處理器，其中該第二快取線是該第一快取線的下一條快取線。

本發明提供一種藉由具有轉譯查詢緩沖器的微處理器縮短尋訪時間的方法。該方法包括：請求載入一分頁表項目至一微處理器，以對應于一轉譯查詢緩沖器之中的一虛擬地址的遺失；接收一第一快取線的一物理地址，并且該第一快取線包括被請求的該分頁表項目；以及產生一載入信號以將一第二快取線預取至該微處理器，以對應于接收到該第一快取線的該物理地址，其中該第二快取線是該第一快取線的下一條快取線，并且該第一快取線包括被請求的該分頁表項目。

本發明提供另一種微處理器，包括：一轉譯查詢緩沖器；一第一載入請求信號，用以載入一分頁表項目至該微處理器，其中該第一載入請求信號相應于該轉譯查詢緩沖器之中的一虛擬地址發生遺失而產生；以及一預取單元，用以接收一第一快取線的一物理地址，其中該第一快取線包括被請求的該分頁表項目，該預取單元更對應地產生一第二載入請求信號以預取一第二快取線至該微處理器，其中該第二快取線是該第一快取線的前一條快取線。

本發明提供另一種藉由具有轉譯查詢緩沖器的微處理器縮短尋訪時間的方法。該方法包括：請求載入一分頁表項目至一微處理器，以對應于一轉譯查詢緩沖器之中的一虛擬地址的遺失；接收一第一快取線的一物理地址，并且該第一快取線包括被請求的該分頁表項目；以及產生一載入信號以將一第二快取線預取至該微處理器，以對應于接收到該第一快取線的該物理地址，其中該第二快取線是該第一快取線的前一條快取線，并且該第一快取線包括被請求的該分頁表項目。

本發明提供一種微處理器，包括高速緩存、載入單元以及預取單元。載入單元用以接收第一載入請求信號，第一載入請求信號用以顯示第一載入請求信號正載入第一分頁表項目。預取單元耦接至載入單元，預取單元用以從載入單元中接收第一快取線的物理地址，第一快取線包含第一載入請求信號所指定的第一分頁表項目，預取單元還產生第一請求信號用以預取第二快取線至高速緩存，其中第二快取線為第一快取線之后的下一條快取線。