[發明專利]半導體存儲器件及其操作方法

有效

• 申請號: 201210460104.1
• 申請日: 2012-11-15
• 公開（公告）號: CN103177760B
• 公開（公告）日: 2017-06-16
• 發明（設計）人: 盧侑炫
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/02
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 周曉雨,郭放

相關申請的交叉引用

本申請要求2011年12月22日提交的韓國專利申請No.10-2011-0140195的優先權，其全部內容通過引用合并于此。

技術領域

本發明總體而言涉及一種半導體存儲器件及其操作方法，更具體而言涉及一種針對擦除操作而設計的半導體存儲器件及其操作方法。

背景技術

半導體存儲器件可以包括儲存數據的存儲器單元陣列，所述存儲器單元陣列可以包括多個存儲器單元塊，存儲器單元塊又可以包括多個單元串，單元串中包括存儲器單元。不同的單元串中所包括的存儲器單元可以與多個字線連接，那些與同一字線連接的存儲器單元可以稱為頁。因此，一個存儲器單元塊可以包括與字線相同數目的頁。

半導體存儲器件可以對選自多個存儲器單元塊中的一個存儲器單元塊執行擦除操作。當將接地電壓（約0V）施加到選中的存儲器單元塊的所有字線（浮置）并且將擦除電壓施加到選中的存儲器單元塊的阱時，可以執行擦除操作。

為了改善存儲器單元的閾值電壓分布，通過使用增量式步進脈沖擦除（ISPE）過程逐漸地升高擦除電壓來執行擦除操作。盡管ISPE擦除操作有助于改善存儲器單元的閾值電壓分布，但是由于半導體存儲器件的集成密度提高，在改善被擦除的存儲器單元的閾值電壓分布方面存在限制。

發明內容

本發明針對一種可以改善擦除閾值電壓分布的半導體存儲器件及其操作方法。

本發明的一個實施例提供了一種操作半導體存儲器件的方法，包括以下步驟：執行整體擦除操作以使選中的存儲器單元塊中的與偶數字線和奇數字線連接的所有存儲器單元的每個閾值電壓都變得比第一目標電平更低；執行擦除操作以使與所述偶數字線連接的存儲器單元的每個閾值電壓變得比第二目標電平更低；以及執行擦除操作以使與所述奇數字線連接的存儲器單元的每個閾值電壓變得比第二目標電平更低，其中所述第二目標電平比所述第一目標電平低。

本發明的另一個實施例提供了一種半導體存儲器件，包括：存儲器單元塊，所述存儲器單元塊包括與偶數字線和奇數字線連接的多個存儲器單元；電路組，所述電路組被配置成對所述存儲器單元執行擦除操作；以及控制電路，所述控制電路被配置成在擦除操作期間控制電路組以擦除與偶數字線和奇數字線連接的存儲器單元。

本發明的另一個實施例提供了一種半導體存儲器件，包括：存儲器單元塊，所述存儲器單元塊包括與偶數字線和奇數字線連接的多個存儲器單元；電路組，所述電路組被配置成對存儲器單元執行擦除操作；以及控制電路，所述控制電路被配置成控制所述電路組以將所述存儲器單元塊中所包括的所有存儲器單元的每個閾值電壓都降低到最多第一目標電平、將與偶數字線連接的存儲器單元的每個閾值電壓降低到最多第二目標電平、以及將與奇數字線連接的存儲器單元的每個閾值電壓降低到最多第二目標電平，其中所述第二目標電平比所述第一目標電平低。

附圖說明

通過參照附圖詳細描述本發明的各個實施例，本領域技術人員將會了解本發明的上述和其它特征以及優點，在附圖中：

圖1是說明根據本發明的一個實施例的擦除方法的半導體存儲器件的框圖；

圖2是圖1的存儲器單元陣列的具體電路圖；

圖3是說明根據本發明的一個實施例的擦除方法的流程圖；以及

圖4A至圖4C是示出采用根據本發明的一個實施例的擦除方法的存儲器單元的閾值電壓的曲線圖。

具體實施方式

下面將參照附圖更加全面地描述本發明，附圖示出本發明的各個實施例。然而，本發明可以采用不同的方式來實施，而不應理解為限于本文所提供的實施例。確切地說，提供這些實施例使得本說明書清楚且完整，并且向本領域技術人員充分傳達本發明的范圍。

圖1是說明根據本發明的一個實施例的擦除方法的半導體存儲器件的框圖。

參見圖1，半導體存儲器件可以包括存儲器單元陣列110以及對控制電路組130-180進行控制的控制電路120，所述控制電路組130-180被配置成對存儲器單元陣列110中所包括的存儲器單元執行編程操作、讀取操作或擦除操作，以根據輸入數據來設置選中的存儲器單元的閾值電壓電平。

在NAND快閃器件中，電路組可以包括電壓發生電路130、行譯碼器140、頁緩沖器組150、列選擇電路160、輸入/輸出（I/O）電路170、以及通過/失敗判定電路180。