[發明專利]靜電放電保護電路

有效

• 申請號: 201210458962.2
• 申請日: 2012-11-14
• 公開（公告）號: CN103811482A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 何介暐;許杞安;俞軍軍;郝晗
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發明是有關于一靜電放電保護電路，特別是針對具有低漏電流的靜電放電保護電路。

背景技術

保護組件避免受到靜電放電的破壞對于熟悉技藝的人士而言一直是個挑戰，傳統的靜電放電保護電路主要包含一二極管聯結的一端與輸出入墊進行電耦接，另一端與接地端相連以用來散逸通過電路的高電流。一般而言，二極管聯結具有一與基板電性相反的井用來容置二極管的兩端，然而，二極管的一端和井與基板會形成一寄生的雙極晶體管(BJT)，成為在正常操作時，例如在輸出入墊加一10伏的偏壓時所不欲見的的漏電通道，因此靜電放電保護電路所造成的能耗成了一個主要的缺點。

除了漏電之外，另外對于傳統的靜電放電保護電路設計的挑戰是逐漸縮減的布局面積，由于對于小尺寸電子組件的追求，對于電路設計人員的限制也漸增，除了要保護自輸出入墊所進入的靜電放電，對于逆向的負壓的靜電放電也是有必要存在，因此通常在設計時需將額外區域保留用以加入一個逆向二極管來散逸負壓的靜電放電。然而，所犧牲的區域將會對晶體管的密度造成縮減。

因此，如何能避免不必要的漏電流自靜電放電保護電路流出與如何在最小面積下設計出一可供負壓的靜電放電是一重要課題。

發明內容

本發明的目的是要提供一靜電放電保護電路，此靜電放電保護電路具有一井嵌于一基板中，該井所具有的導電型與基板的導電型相反，且該井環繞一二極管用來散逸靜電放電電流。另外，一摻雜區形成于該井中并電耦接于一輸入墊，二極管的一端也同時電耦接于所述的輸入墊，因此可形成一電位阻障以防止漏電流自二極管流入井中。進一步言，所述的井與基板形成一額外通道供散逸自接地端而來的靜電放電電流，因此，設計一可供負壓的靜電放電所需的面積可減少。

本發明為了達到以上目的可藉由提供一靜電放電保護電路電耦接于一輸入(或輸出入)墊，所述的電路可包含一可為PNP?BJT的第一組件，具有一射極電耦接于輸入墊。保護電路也可具有一第二組件，例如為一二極管，第二組件的第一極電耦接于第一組件的射極與輸入墊。第二組件也可為一二極管聯結，并有一第二極與接地端電耦接。電路可進一步具有一第三組件，其一端與輸入墊電耦接，另一端與接地端電耦接，第三組件可以一二極管為代表，自輸入墊的角度來看第三組件是與第二組件的方向相反。保護電路可進一步包含一具有接地閘極NMOS結構的第四組件，所述NMOS結構的一端電耦接于第二組件的第二極，而另一端接地。

本發明為了達到以上目的可藉由提供一靜電放電保護電路電耦接于一輸入(或輸出入)墊，所述的電路包含一具有第一導電型的基板，一位于基板中具有第二導電型的第一井，與一位于第一井中具有第一導電型的第二井。所述的保護電路進一步有一在第一井中的一N+的第三摻雜區電耦接于輸入墊，與在基板中有一P+的第四摻雜區電耦接于接地端。實施例可有多于一個的第二井位于第一井中并排列于第一個第二井之后。每一個第二井都有一第一端與一第二端，其中第一個第二井的第一端電耦接于輸入墊，第二端電耦接后續第二井的第一端，并以此接續連接排列于后之第二井，最后一個第二井電耦接于接地端。

附圖說明

圖1顯示一實施例中的一靜電放電保護電路的等效電路圖；

圖2描述一實施例中的一靜電放電保護電路的半導體結構；

圖3顯示圖2實施例中的靜電放電保護電路的半導體結構加入一阻抗的示意圖；

圖4描述另一實施例中的靜電放電保護電路的半導體結構；；

圖5顯示一實施例中的靜電放電保護電路的剖面圖；

圖6顯示圖5實施例中的靜電放電保護電路加入一阻抗的示意圖；

圖7顯示一實施例中的靜電放電保護電路的剖面圖。

主要組件符號說明：

10?????????靜電放電保護電路

20?????????靜電放電保護電路

30?????????靜電放電保護電路

100????????基板

101????????第一組件

102????????第二組件

103????????第三組件

104????????第四組件

110????????輸入墊

120????????內部電路

130????????接地端

200????????第一井

210????????第二井

220????????二極管聯結