[發明專利]化合物半導體器件及其制造方法

有效

• 申請號: 201210458928.5
• 申請日: 2012-11-14
• 公開（公告）號: CN103151370A
• 公開（公告）日: 2013-06-12
• 發明（設計）人: 牧山剛三
• 申請（專利權）人: 富士通株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/335;H03F3/04
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 顧晉偉;全萬志

技術領域

本文所討論的實施方案涉及化合物半導體器件、化合物半導體器件的制造方法等。

背景技術

在使用化合物半導體器件的高功率和高頻器件，具體地，包括氮化物如GaN的高電子遷移率晶體管(HEMT)中，由電流崩塌引起的導通電阻增加是公認的問題。出現由柵電極的漏極側附近的電場集中引起的電流崩塌等。因此，已經研究了其中被稱為場板的導電膜連接到源電極的結構以減少由電流崩塌等引起的導通電阻增加，以及進一步減小輸出電流的降低。場板有時被稱為源極壁。在該結構中，場板從源電極通過柵電極的上方，并且延伸到柵電極與漏電極之間的任意位置的上方，并且將接地電勢施加給源電極和場板。根據該結構，控制了柵電極與漏電極之間的電場集中，并降低了柵電極的漏極側邊處的電場強度。因此抑制了電流崩塌。特別地，這對用于通信等的高頻和高功率器件有效。

然而，雖然減少了電流崩塌，但是另一方面，在使用場板的常規HEMT中增益也被降低。

[專利文獻1]日本公開特許公報號2001-60684。

發明內容

實施方案的一個目的是提供能夠在抑制電流崩塌的同時獲得高增益的化合物半導體器件以及其制造方法。

根據本實施方案的一個方面，化合物半導體器件包括：襯底；形成在襯底上或上方的氮化物化合物半導體堆疊結構；和形成在化合物半導體堆疊結構上或上方的柵電極、源電極和漏電極。在化合物半導體堆疊結構的表面處形成有在俯視圖中位于柵電極與漏電極之間的凹部。

根據本實施方案的另一方面，制造化合物半導體器件的方法包括：在襯底上或上方形成氮化物化合物半導體堆疊結構；在化合物半導體堆疊結構上或上方形成柵電極、源電極和漏電極；以及在化合物半導體堆疊結構的表面處形成在俯視圖中位于柵電極與漏電極之間的凹部。

附圖說明

圖1是示出一個參考例的結構的截面圖；

圖2A是示出根據第一實施方案的化合物半導體器件的結構的截面圖；

圖2B是示出根據第一實施方案的化合物半導體器件的布局的視圖；

圖3A至圖3M是按照工藝順序示出制造根據第一實施方案的化合物半導體器件的方法的截面圖；

圖4是示出根據第二實施方案的化合物半導體器件的結構的截面圖；

圖5A至圖5D是按照工藝順序示出制造根據第二實施方案的化合物半導體器件的方法的截面圖；

圖6是示出根據第三實施方案的化合物半導體器件的結構的截面圖；

圖7是示出根據第四實施方案的化合物半導體器件的結構的截面圖；

圖8A至圖8K是按照工藝順序示出制造根據第四實施方案的化合物半導體器件的方法的截面圖；

圖9是示出根據第五實施方案的化合物半導體器件的結構的截面圖；

圖10是示出根據第六實施方案的化合物半導體器件的結構的截面圖；

圖11是示出當向第五實施方案應用MIS結構時獲得的結構的截面圖；

圖12是示出當向第二實施方案應用MIS結構和柵極凹部時獲得的結構的截面圖；

圖13是示出根據第七實施方案的分立封裝件的圖；

圖14是示出根據第八實施方案的功率因子校正(PFC)電路的布線圖；

圖15是示出根據第九實施方案的電源裝置的布線圖；

圖16是示出根據第十實施方案的高頻放大器的布線圖；

圖17A至圖17C是示出第一實驗的結果的視圖；以及

圖18A至圖18C是示出第二實驗的結果的視圖。

具體實施方式

本發明人對在傳統HEMT中增益降低的原因進行了研究。結果，本發明人發現：如作為參考例在圖1中示出的，在場板116與柵電極113之間的寄生電容C_gs和在場板116與漏電極114d之間的寄生電容C_ds根據連接到源電極114s的場板116的存在而增加，并且這導致增益降低。