[發(fā)明專利]一種伺服驅(qū)動器現(xiàn)場總線接口的控制系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201210457896.7
• 申請日: 2012-11-14
• 公開（公告）號: CN103809547A
• 公開（公告）日: 2014-05-21
• 發(fā)明（設(shè)計）人: 李鎖;陶耀東;何方;王超;王喆
• 申請（專利權(quán)）人: 沈陽高精數(shù)控技術(shù)有限公司
• 主分類號: G05B19/418
• 分類號: G05B19/418
• 代理公司: 沈陽科苑專利商標(biāo)代理有限公司 21002
• 代理人: 許宗富

技術(shù)領(lǐng)域

本發(fā)明涉及工業(yè)自動化領(lǐng)域的伺服驅(qū)動器控制，具體地說是一種伺服驅(qū)動器現(xiàn)場總線接口的控制系統(tǒng)及方法。

背景技術(shù)

傳統(tǒng)的伺服驅(qū)動器具有性能優(yōu)良，系列全等優(yōu)點，但只支持模擬量輸入方式，不能用于基于現(xiàn)場總線通訊的工業(yè)自動化控制領(lǐng)域。傳統(tǒng)的模擬量伺服驅(qū)動器，具有品種多，性能優(yōu)，系列全等優(yōu)點，但其信號容易受干擾，傳輸距離短，不能應(yīng)該到大機(jī)床中；接線復(fù)雜，不方便擴(kuò)展。不能用于基于現(xiàn)場總線通訊的工業(yè)自動化控制領(lǐng)域中。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)的上述不足之處，本發(fā)明要解決的技術(shù)問題是提供一種伺服驅(qū)動器現(xiàn)場總線接口的控制系統(tǒng)及方法。

本發(fā)明為實現(xiàn)上述目的所采用的技術(shù)方案是：一種伺服驅(qū)動器現(xiàn)場總線接口的控制系統(tǒng)，

現(xiàn)場總線外圍接口電路，連接現(xiàn)場總線和FPGA模塊，用于把從現(xiàn)場總線接收到的數(shù)據(jù)幀傳送給FPGA模塊，并把FPGA模塊從串行總線通信電路接收到的上行信息，以現(xiàn)場數(shù)據(jù)幀的格式發(fā)送到現(xiàn)場總線；

FPGA模塊，連接現(xiàn)場總線外圍接口電路和串行總線通訊電路，實現(xiàn)了現(xiàn)場總線協(xié)議處理功能并用于現(xiàn)場總線數(shù)據(jù)幀與串行總線數(shù)據(jù)幀之間的通信；

串行總線通訊電路，連接FPGA模塊和伺服驅(qū)動器控制模塊，用于把下行信息以串行總線數(shù)據(jù)幀的格式發(fā)送給伺服驅(qū)動器控制模塊，并接收上行信息。

所述FPGA模塊包括：現(xiàn)場總線控制器模塊，處理器模塊、數(shù)據(jù)處理模塊、數(shù)據(jù)校驗?zāi)K和串并轉(zhuǎn)換模塊；

所述現(xiàn)場總線控制器模塊是處理器模塊、數(shù)據(jù)處理模塊、數(shù)據(jù)校驗?zāi)K、串并轉(zhuǎn)換模塊和串行總線通訊模塊與現(xiàn)場總線進(jìn)行數(shù)據(jù)交互的接口模塊；

所述處理器模塊，包括RAM、ROM和NIOS軟核處理器，一方面將現(xiàn)場總線發(fā)送的下行信息，通過Avalon總線存儲到雙口RAM中，另一方面讀取雙口RAM中的上行信息；

所述數(shù)據(jù)處理模塊一方面讀取處理器模塊存儲在雙口RAM中的下行信息，將下行信息轉(zhuǎn)換成并行數(shù)據(jù)，傳輸?shù)讲⑿袛?shù)據(jù)總線上，另一方面將并行數(shù)據(jù)總線上的上行信息存儲到雙口RAM中；

所述數(shù)據(jù)校驗?zāi)K是實現(xiàn)上行信息與下行信息的數(shù)據(jù)校驗功能的模塊；

所述串并轉(zhuǎn)換模塊包括串行轉(zhuǎn)并行模塊和并行轉(zhuǎn)串行模塊，實現(xiàn)了串行數(shù)據(jù)和并行數(shù)據(jù)互相轉(zhuǎn)換功能。

所述上行信息包括伺服驅(qū)動器的狀態(tài)信息、錯誤報警信息和設(shè)備信息。

所述下行信息包括命令信息和參數(shù)設(shè)置信息。

所述現(xiàn)場總線協(xié)議處理包括對現(xiàn)場總線物理層、數(shù)據(jù)鏈路層、應(yīng)用層的處理，并對外提供RAM接口和中斷信號。

還包括系統(tǒng)復(fù)位電路，與FPGA模塊連接，用于對NIOS軟核處理器進(jìn)行系統(tǒng)復(fù)位。

還包括棧號選擇模塊，與FPGA模塊連接，用于設(shè)置現(xiàn)場總線從站設(shè)備棧號。

一種伺服驅(qū)動器現(xiàn)場總線接口的控制方法，包括上行過程和下行過程：

所述下行過程步驟為：總線控制器模塊接收現(xiàn)場總線的下行信息后，通過Avalon總線將下行信息傳給處理器模塊進(jìn)行處理，將處理后的下行信息，通過Avalon總線存儲到雙口RAM中，數(shù)據(jù)處理模塊讀取雙口RAM里的下行信息，將下行信息轉(zhuǎn)換成并行數(shù)據(jù)傳輸?shù)讲⑿袛?shù)據(jù)總線上，并進(jìn)行數(shù)據(jù)校驗，將校驗后的并行數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換模塊后轉(zhuǎn)換成串行數(shù)據(jù)傳到伺服驅(qū)動器控制模塊；

所述上行過程步驟為：串并轉(zhuǎn)換模塊接收到伺服驅(qū)動器控制模塊反饋的上行信息后，將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，通過數(shù)據(jù)校驗后，傳輸?shù)讲⑿袛?shù)據(jù)總線上，數(shù)據(jù)處理模塊讀取并行數(shù)據(jù)總線上的上行信息，存儲在雙口RAM里，處理器模塊通過Avalon總線讀取并處理雙口RAM里的上行信息，將處理后的上行信息發(fā)送給總線控制器模塊，并傳輸?shù)浆F(xiàn)場總線。

本發(fā)明具有以下優(yōu)點：

1、本發(fā)明的在保留傳統(tǒng)模擬伺服驅(qū)動器優(yōu)點的情況下，使之具有了現(xiàn)場總線通訊的功能，且改進(jìn)成本比較低；

2、本發(fā)明采用現(xiàn)場總線通訊，具有抗干擾性強(qiáng)，擴(kuò)展性好等優(yōu)點；

3、本發(fā)明由于采用現(xiàn)場總線通訊，使得系統(tǒng)與伺服驅(qū)動器的距離可達(dá)幾百米遠(yuǎn)，適用于大機(jī)床；且大大簡化吊掛與配電柜連線數(shù)量，提高了電器柜布線效率；

4、本發(fā)明的裝置，使得傳統(tǒng)伺服驅(qū)動器可直接連到現(xiàn)場總線上，并且可與別的現(xiàn)場總線設(shè)備混合使用，提高了經(jīng)濟(jì)性。

附圖說明

圖1為本發(fā)明的總體結(jié)構(gòu)圖；

圖2為本發(fā)明的FPGA邏輯框圖；

圖3為本發(fā)明的雙口RAM數(shù)據(jù)布局圖；

圖4為本發(fā)明的數(shù)據(jù)處理模塊的數(shù)據(jù)處理流程圖；