[發明專利]無約束事務存儲器系統

有效

• 申請號: 201210457575.7
• 申請日: 2006-12-14
• 公開（公告）號: CN102968292A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: H·H·阿卡瑞;A-R·阿德-塔巴塔巴伊;B·薩哈;R·拉吉瓦
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38;G06F12/08
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

1.一種處理器，包括：

多個內核，每個內核用于在先前的與一線程相對應的硬件事務存儲器訪問執行失敗之后，引發執行與所述線程相對應的軟件事務存儲器訪問；

所述多個內核中的每個內核包括用于存儲數據的一級（L1）高速緩存；

共享的二級（L2）高速緩存、共享的低級高速緩存（LLC）或者被所述多個內核共享的其它類型的高速緩存；

其中，每個內核包括用于存儲所有權標志的存儲器，其中，所述所有權標志包括一個或多個位，用以確定對應表項的所有權狀態，并且其中，響應于所述所有權標志指示有效的所有權狀態，中止所述硬件事務存儲器訪問。

2.如權利要求1所述的處理器，其中，每個內核引發所述軟件事務存儲器訪問和所述硬件事務存儲器訪問中的至少一個被推測性地執行。

3.如權利要求1所述的處理器，其中，當與不同指令發生沖突時，所述處理器中止所述硬件事務存儲器訪問。

4.如權利要求3所述的處理器，其中，所述不同指令是與所述軟件事務存儲器訪問相對應的指令。

5.如權利要求3所述的處理器，其中，所述不同指令是由每個內核或至少一個其它處理器內核執行的。

6.如權利要求1所述的處理器，其中，所述存儲器還存儲與對應于所述硬件事務存儲器訪問的第一指令和對應于所述軟件事務存儲器訪問的第二指令中的至少一個指令相對應的信息，其中，所述處理器在所述第一指令和第二指令中的至少一個指令提交時更新所存儲的信息。

7.如權利要求1所述的處理器，還包括用于存儲數據的存儲器，其中，所述硬件事務存儲器訪問和所述軟件事務存儲器訪問對存儲在所述存儲器中的數據執行相同的操作。

8.如權利要求1所述的處理器，其中，所述存儲器還存儲與所述硬件事務存儲器訪問和所述軟件事務存儲器訪問中的至少一個相對應的信息，其中，所存儲的信息包括虛擬地址、物理地址、所有權標志、以及推測標志中的一個或多個。

9.如權利要求8所述的處理器，其中，所述存儲器包括內容可尋址存儲器。

10.如權利要求8所述的處理器，其中，所述存儲器包括數據轉換后備緩沖器。

11.如權利要求1所述的處理器，其中，所述存儲器還存儲頁表的多個部分，其中，所述頁表存儲的數據包括虛擬地址標簽、物理地址標簽、以及物理地址數據中的一個或多個。

12.如權利要求11所述的處理器，還包括用于存儲指向所述頁表的最后一條表項的頁表界限指針的寄存器。

13.如權利要求1所述的處理器，還包括用于存儲與所述軟件事務存儲器訪問相對應的描述符的寄存器。

14.如權利要求1所述的處理器，還包括多個其它內核。

15.如權利要求1所述的處理器，其中，所述硬件事務存儲器訪問由于硬件溢出而執行失敗。

16.如權利要求1所述的處理器，其中，每個內核包括：

取回單元，用于取回指令以便由該內核來執行。

17.如權利要求16所述的處理器，其中，每個內核還包括：

解碼單元，用于對取回的指令進行解碼。

18.如權利要求17所述的處理器，其中，每個內核還包括：

調度單元，用于執行關聯于存儲已解碼指令直到所述指令已準備好待分派的操作。

19.如權利要求18所述的處理器，其中，每個內核還包括：

執行單元，用于執行所述調度單元所分派的指令。

20.如權利要求19所述的處理器，其中，所述執行單元包括存儲器執行單元、整數執行單元和浮點數執行單元。

21.如權利要求19所述的處理器，其中，所述執行單元包括亂序執行單元。

22.如權利要求19所述的處理器，其中，每個內核還包括：

引退單元，用于在指令被提交之后令已執行的指令引退。

23.如權利要求19所述的處理器，其中，每個內核還包括：

跟蹤高速緩存或微代碼只讀存儲器（uROM），用于存儲微代碼和/或已被取回的指令的蹤跡。

24.如權利要求23所述的處理器，其中，所述微代碼用于配置每個內核的硬件組件。