[發明專利]過驅動裝置

有效

• 申請號: 201210454657.6
• 申請日: 2012-11-13
• 公開（公告）號: CN103812498A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 李明亮;陳郁仁;孟慶超
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種過驅動裝置，其特征在于，包括：

第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管的源極連接至第一電壓端，所述第一晶體管的柵極連接至第一輸出端，漏極連接至第二輸出端；所述第二晶體管的柵極連接至第二輸出端，漏極連接至第一輸出端；

第三晶體管和第四晶體管，所述第三晶體管和所述第四晶體管的柵極連接至第二電壓端，所述第三晶體管的源極連接至所述第一晶體管的漏極，所述第四晶體管的源極連接至所述第二晶體管的漏極；

第五晶體管，其源極連接至所述第三晶體管的源極，所述第五晶體管的柵極連接至所述第三晶體管的漏極，所述第五晶體管的漏極連接至所述第二電壓端；

第六晶體管，其源極連接至所述第四晶體管的源極，所述第六晶體管的柵極連接至所述第四晶體管的漏極，所述第六晶體管的漏極連接至所述第二電壓端；

并且，所述第三晶體管的漏極經由第七晶體管連接至第一輸入端；所述第四晶體管的漏極經由第八晶體管連接至第二輸入端。

2.根據權利要求1所述的過驅動裝置，其特征在于，進一步包括：

第一NMOS晶體管，其柵極連接至第三電壓端，其漏極連接至所述第二輸出端；

第二NMOS晶體管，其柵極連接至第三電壓端，其漏極連接至所述第一輸出端；

第三NMOS晶體管，其柵極連接至第三輸入端，其漏極連接至所述第一NMOS晶體管的源極，其源極連接至所述第二電壓端；

第四NMOS晶體管，其柵極連接至第四輸入端，其漏極連接至所述第二NMOS晶體管的源極，其源極連接至所述第二電壓端。

3.根據權利要求1所述的過驅動裝置，其特征在于，進一步包括：

第一NMOS晶體管，其柵極連接至第三輸入端，其漏極連接至所述第二輸出端，其源極連接至所述第二電壓端；

第二NMOS晶體管，其柵極連接至第四輸入端，其漏極連接至所述第一輸出端，其源極連接至所述第二電壓端。

4.根據權利要求1所述的過驅動裝置，其特征在于，進一步包括：

第一NMOS晶體管，其柵極連接至第一輸出端，其漏極連接至所述第二輸出端，其源極連接至所述第二電壓端；

第二NMOS晶體管，其柵極連接至第二輸出端，其漏極連接至所述第一輸出端，其源極連接至所述第二電壓端；

并且，所述第七晶體管的柵極連接至所述第三電壓端，所述第七晶體管的漏極連接至所述第五晶體管的柵極，所述第七晶體管的源極連接至第一輸入端；所述第八晶體管的柵極連接至所述第三電壓端，所述第八晶體管的漏極連接至所述第六晶體管的柵極，所述第八晶體管的源極連接至第二輸入端。

5.根據權利要求1所述的過驅動裝置，其特征在于，

所述第七晶體管的柵極連接至所述第二電壓端，所述第七晶體管的漏極連接至所述第五晶體管的柵極，所述第七晶體管的源極連接至第一輸入端；

所述第八晶體管的柵極連接至所述第二電壓端，所述第八晶體管的漏極連接至所述第六晶體管的柵極，所述第八晶體管的源極連接至第二輸入端。

6.根據權利要求1所述的過驅動裝置，其特征在于，進一步包括：

第一PMOS晶體管，其柵極連接至所述第二電壓端，其源極連接至所述第一電壓端；

第二PMOS晶體管，其柵極連接至所述第一電壓端，其漏極連接至所述第一PMOS晶體管的漏極，其源極連接至所述第二電壓端。

7.根據權利要求1所述的過驅動裝置，其特征在于，進一步包括：

第五NMOS晶體管，其柵極連接至所述第二電壓端，其漏極連接至所述第一電壓端；

第六NMOS晶體管，其柵極連接至所述第一電壓端，其源極連接至所述第五NMOS晶體管的源極，其漏極連接至所述第二電壓端。

8.根據權利要求1所述的過驅動裝置，其特征在于，進一步包括：

第一二極管，連接在所述第五晶體管的柵極與所述第七晶體管的漏極之間；

第二二極管，連接在所述第六晶體管的柵極與所述第八晶體管的漏極之間。

9.根據權利要求1所述的過驅動裝置，其特征在于，進一步包括：

第一檢查電路，包括：第七NMOS晶體管、第三PMOS晶體管、第四PMOS晶體管，其中，所述第七NMOS晶體管的漏極連接至第五晶體管的柵極，所述第七NMOS晶體管的源極連接至所述第七晶體管的漏極，所述第七NMOS晶體管的柵極連接至所述第三PMOS晶體管的源極和所述第四PMOS晶體管的漏極；所述第三PMOS晶體管的柵極和所述第四PMOS晶體管的源極連接至所述第三電壓端，所述第三PMOS晶體管的漏極和所述第四PMOS晶體管的柵極連接至所述第二輸出端；

第二檢查電路，包括：第八NMOS晶體管、第五PMOS晶體管、第六PMOS晶體管，其中，所述第八NMOS晶體管的漏極連接至第六晶體管的柵極，所述第八NMOS晶體管的源極連接至所述第八晶體管的漏極，所述第八NMOS晶體管的柵極連接至所述第五PMOS晶體管的漏極和所述第六PMOS晶體管的源極；所述第五PMOS晶體管的柵極和所述第六PMOS晶體管的源極連接至所述第一輸出端，所述第五PMOS晶體管的漏極和所述第六PMOS晶體管的柵極連接至所述第三電壓端。