[發明專利]具有非易失性存儲器件的多值邏輯器件

有效

• 申請號: 201210454111.0
• 申請日: 2012-11-13
• 公開（公告）號: CN103117090B
• 公開（公告）日: 2018-04-20
• 發明（設計）人: 金鎬正;崔仲鎬;申在光;崔賢植
• 申請（專利權）人: 三星電子株式會社;首爾市立大學校產學協力團
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/34
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 邵亞麗

相關申請的交叉引用

本申請要求2011年11月16日在韓國知識產權局遞交的No.10-2011-0119776韓國專利申請的優先權，其公開通過引用被全部包含于此。

技術領域

至少一個示范性實施例涉及多值邏輯器件，更具體地，涉及具有非易失性存儲器件的多值邏輯器件。

背景技術

由于多值邏輯器件（multi-valued logic device）需要大量的觸發器和鎖存器以便處理多級信號（multi level signal），所以邏輯電路的大小和功耗量都增大了。此外，如果存儲器件被用來存儲多級數據，則存儲器件的可靠性可能降低，并且具有超過3比特的大級數的存儲器件可能不易實現。

發明內容

提供了容易實施并且可靠的多值邏輯器件。

其它方面將在下面的描述中被部分給出，并且，從下面的描述將會部分清晰，或者，可以通過實踐示范性實施例而習得。

根據示范性實施例，一種多值邏輯器件包括：轉換單元，被配置成把多級信號轉換為多個部分信號；和多個非易失性存儲器件，被配置成把所述多個部分信號分別存儲，其中，被分別存儲在所述多個非易失性存儲器件中的所述多個部分信號中的每一個的比特數均小于所述多級信號的比特數。

在至少一個示范性實施例中，所述多個部分信號中的每一個均可以是1比特信號，并且，所述多個非易失性存儲器件中的每一個均可以是被配置成存儲1比特信號的單層單元（single level cell，SLC）非易失性存儲器件。

在至少一個示范性實施例中，所述多值邏輯器件還可以包括寫單元，所述寫單元被配置成根據寫信號把所述多個部分信號分別存儲在所述多個非易失性存儲器件中。

在至少一個示范性實施例中，所述多值邏輯器件還可以包括控制單元，所述控制單元被配置成產生所述寫信號，并把所述寫信號傳送到所述寫單元，所述寫信號基于所述多個部分信號改變所述多個非易失性存儲器件的電阻。

在至少一個示范性實施例中，所述寫單元可以包括連接到所述多個非易失性存儲器件的多個電壓施加單元，并且所述多個電壓施加單元可以被配置成分別改變所述多個非易失性存儲器件的電阻。

在至少一個示范性實施例中，所述多個電壓施加單元中的每一個均可以包括：第一狀態電壓施加單元，被配置成把所述多個非易失性存儲器件中的每一個的電阻改變到第一狀態；和第二狀態電壓施加單元，被配置成把所述多個非易失性存儲器件中的每一個的電阻改變到第二狀態。

在至少一個示范性實施例中，所述多值邏輯器件還可以包括讀單元，所述讀單元被配置成根據讀信號輸出所述多級信號。

在至少一個示范性實施例中，所述讀單元可以包括分別連接到所述多個非易失性存儲器件的多個電流產生單元，并且，所述多個電流產生單元中的每一個均可以被配置成基于存儲在所述多個非易失性存儲器件中的所述多個部分信號中的每一個，輸出所述多級信號的部分。

在至少一個示范性實施例中，所述多個電流產生單元中的每一個均可以被連接在所述讀單元的輸出端子和所述多個非易失性存儲器件中的每一個之間。

在至少一個示范性實施例中，所述多個電流產生單元中的每一個均可以包括電流鏡電路，所述電流鏡電路被配置成基于在所述多個非易失性存儲器件的每一個中流動的電流，輸出所述多級信號的部分。

在至少一個示范性實施例中，所述多個非易失性存儲器件可以按陣列對齊。

在至少一個示范性實施例中，所述轉換單元可以包括：比較單元，被配置成產生多個周期信號，所述周期信號對應于所述多級信號的級之間的邊界；和解碼器，被配置成基于所述多個周期信號產生所述多個部分信號。

在至少一個示范性實施例中，所述多個部分信號可以是二進制信號，并且所述解碼器可以包括被配置成基于所述多個周期信號產生所述二級制信號的二進制解碼器。

在至少一個示范性實施例中，所述多值邏輯器件還可以包括級恢復單元，所述級恢復單元被配置成使用所述多個周期信號恢復并輸出所述多級信號。

在至少一個示范性實施例中，所述級恢復單元可以被配置成根據時鐘信號激活以便輸出所述多級信號。

在至少一個示范性實施例中，所述級恢復單元可以包括電流鏡電路，所述電流鏡電路被配置成基于根據所述周期信號流動的電流，輸出所述多級信號。