[發明專利]一種超低功耗鎖相環電路

無效

• 申請號: 201210452732.5
• 申請日: 2012-11-13
• 公開（公告）號: CN102931981A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 時鍇
• 申請（專利權）人: 蘇州磐啟微電子有限公司
• 主分類號: H03L7/085
• 分類號: H03L7/085;H03L7/18
• 代理公司: 南京蘇科專利代理有限責任公司 32102
• 代理人: 陳忠輝

技術領域

本發明涉及一種芯片級電路設計，尤其涉及一種電路設計簡單、超低功耗、較高性能快速鎖定相位的鎖相環電路。

背景技術

在集成電路的器件結構設計中，現有常用的鎖相環電路如圖1所示，其主要由鑒頻鑒相器、電荷泵、環路濾波器、壓控振蕩器和分頻器構成。其工作原理為鑒頻鑒相器根據參考頻率和分頻頻率的頻率相位差產生一定寬度的脈沖信號，來打開和關閉電荷泵的開關，從而實現環路濾波器的電容充放電，產生控制電壓，改變壓控振蕩器的振蕩頻率，然后該頻率再經過分頻器進行分頻得到分頻頻率，繼續與參考頻率進行鑒頻鑒相，直到兩者頻率相位相等，環路鎖定為止，輸出相位鎖定的頻率信號Fvco。

該鎖相環電路的主要缺點：（1）功耗非常大，由于壓控振蕩器和分頻器都工作在較高的工作頻率上，需要消耗較大的工作電流才能正常工作。（2）結構較復雜，由于每個組成電路都有至關重要的作用，缺一不可，整個環路的結構非常復雜。（3）性能較差，由于鑒頻鑒相器的非線性、電荷泵的電流失配、壓控振蕩器的器件噪聲和分頻器的器件轉換速度等因素的影響，一般該鎖相環電路的輸出頻率具有很差的相位噪聲性能和雜散性能。（4）設計復雜度較高，由于壓控振蕩器的設計比較復雜，并且需要考慮電荷泵的非理想因素和分頻器速度，以及環路的整體性能，通常環路的整體設計具有很高的復雜度。

發明內容

有鑒于上述現有技術的缺陷，本發明的目的旨在提供一種超低功耗鎖相環電路，解決以較簡單的電路設計并以超低功耗獲得性能優異、相位迅速鎖定頻率輸出問題。

本發明解決目的的技術方案是：一種超低功耗鎖相環電路，其特征在于包括：一個用于檢測參考頻率和分頻頻率相位非一致性的異或門鑒相器、一個與異或門鑒相器輸出相連的流控振蕩器以及一個分頻器，所述分頻器的輸出端接入異或門鑒相器的一個輸入端，所述分頻器的輸入端與流控振蕩器的輸出相接且為相位鎖定的頻率輸出，其中所述流控振蕩器包括兩路電流轉電壓器，兩個比較器和一個鎖存器，其中一路電流轉電壓器的輸入端接入由異或門鑒相器產生的一路脈沖信號，另一路電流轉電壓器的輸入端接入由異或門鑒相器產生的另一個脈沖信號；每一路電流轉電壓器的輸出端接一個具參考電壓Vref的電壓比較器，兩個比較器一并輸出連接至鎖存器。

進一步地，所述分頻器為基于相位開關的分頻器，且所述由三個逐級順次相連的除2前置分頻器、除2中置分頻器和除2后置分頻器構成，具有八路相位差45°的分頻輸出信號P1～P8。

進一步地，所述電流轉電壓器為一個含電容及電流源的充電電路，所述電容的正極為電壓輸出并接入電壓比較器。

進一步地，所述鎖存器為兩個或非門構成的時鐘同步電路，一個比較器與一個或非門的一個輸入端相接，另一個比較器與另一個或非門的一個輸入端相接，兩個或非門的輸出端互相接入對方的另一個輸入端，并且任意一個或非門的輸出端為鎖存器的輸出。

本發明鎖相環電路的研制與應用，所具有多方面的技術效果主要包括，由于電路結構簡單，大大降低了電路的功耗，同時也降低了電路設計的復雜程度。此外，該鎖相環電路也極大地提升了鎖相環的性能，表現為鎖相速度較快，輸出頻率的相位噪聲和雜散性較好等。

附圖說明

圖1是集成電路設計中現有常用鎖相環的電路框圖。

圖2是本發明提出的超低功耗鎖相環的電路框圖。

圖3是圖2中的流控振蕩器的電路框圖。

圖4是圖2中的分頻器的電路框圖。

具體實施方式

本發明針對傳統的鎖相環的諸多缺陷，針對性地研究設計并提出了一種超低功耗的鎖相環電路，以解決上述問題。

如圖2至圖4所示的該種鎖相環電路的框圖可見，該振蕩器的電路結構組成包括：一個用于檢測參考頻率和分頻頻率相位非一致性的異或門鑒相器（或稱為XOR鑒相器）、一個與異或門鑒相器輸出相連的流控振蕩器以及一個分頻器，該分頻器的輸出端接入異或門鑒相器的一個輸入端，且分頻器的輸入端與流控振蕩器的輸出相接且為相位鎖定的頻率輸出Fvco。如圖3所示該流控振蕩器包括兩路電流轉電壓器，兩個比較器和一個鎖存器，其中一路電流轉電壓器的輸入端接入脈沖信號1，另一路電流轉電壓器的輸入端接入脈沖信號2，且脈沖信號1與脈沖信號2的占空比相異；每一路電流轉電壓器的輸出端接一個具參考電壓Vref的電壓比較器，兩個比較器一并輸出連接至鎖存器，鎖存器的輸出為流控振蕩器的頻率輸出。