[發明專利]半導體器件及其制造方法

有效

• 申請號: 201210451050.2
• 申請日: 2012-11-12
• 公開（公告）號: CN103811321B
• 公開（公告）日: 2017-04-05
• 發明（設計）人: 朱慧瓏;梁擎擎
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/8234;H01L29/423;H01L27/088
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 蔡純

1.一種制造半導體器件的方法，包括：

在半導體襯底中形成具有第一柵長的第一MOSFET；以及

在半導體襯底中形成具有第二柵長的第二MOSFET，其中第二柵長小于第一柵長，

其中，第二MOSFET具有側墻形式的柵堆疊，該柵堆疊包括柵極導體和柵極電介質，柵極電介質將柵極導體與半導體襯底隔開。

2.根據權利要求1所述的方法，其中形成第二MOSFFET包括：

以掩蔽層作為掩模形成第二MOSFET的源區和漏區之一；

以犧牲側墻作為掩模形成第二MOSFET的源區和漏區中另一個；以及

采用柵堆疊替代犧牲側墻。

3.根據權利要求1所述的方法，其中形成第二MOSFET包括：

以犧牲側墻作為掩模形成第二MOSFET的源區和漏區之一；

以犧牲側墻作為掩模形成第二MOSFET的源區和漏區中另一個；以及

采用柵堆疊替代犧牲側墻。

4.根據權利要求1所述的方法，其中形成第二MOSFFET包括：

以犧牲側墻作為掩模形成第二MOSFET的源區和漏區之一；

采用柵堆疊替代犧牲側墻；以及

以掩蔽層作為掩模形成第二MOSFET的源區和漏區中另一個。

5.根據權利要求2至4中任一項所述的方法，其中采用以下步驟形成犧牲側墻：

形成具有一個暴露的側壁的另一個掩蔽層；以及

在該另一個掩蔽層的側壁上形成犧牲側墻。

6.根據權利要求5所述的方法，其中采用柵堆疊替代犧牲側墻包括：

去除犧牲側墻；

形成共形的電介質層，電介質層至少覆蓋該另一個掩蔽層的側壁和半導體襯底的表面；

在電介質層上形成共形的導體層；

將導體層圖案化為柵極導體；以及

以柵極導體作為掩模，將電介質層圖案化為柵極電介質。

7.根據權利要求6所述的方法，其中柵極導體的厚度與犧牲側墻的厚度大致相等。

8.一種半導體器件，包括：

半導體襯底；

位于半導體襯底中的具有第一柵長的第一MOSFET；以及

位于半導體襯底中的具有第二柵長的第二MOSFET，其中第二柵長小于第一柵長，

其中，第二MOSFET具有側墻形式的柵堆疊，該柵堆疊包括柵極導體和柵極電介質，柵極電介質位于柵極導體與半導體襯底之間。