[發明專利]數據傳輸系統、數據傳輸方法、接收電路以及接收方法

有效

• 申請號: 201210449558.9
• 申請日: 2012-11-12
• 公開（公告）號: CN103107877A
• 公開（公告）日: 2013-05-15
• 發明（設計）人: 高嶋聰
• 申請（專利權）人: 富士通半導體股份有限公司
• 主分類號: H04L7/00
• 分類號: H04L7/00
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 張浴月;張志杰

技術領域

本發明涉及一種數據傳輸系統、數據傳輸方法、接收電路以及接收方法。

背景技術

日本特許公開專利申請第2001-306491號以及第2002-269036號描述了一種利用在基于不同頻率的時鐘信號進行操作的兩個電路之間的控制信號的具有握手方式的數據傳輸方法。在這種方法中，數據傳輸基于數據請求而被控制啟動，并且響應于接收完成的通知而為下次發送作準備。

日本特許公開專利申請第9-6725號描述了是一種利用在兩個電路之間的選通信號的數據傳輸方法。在這種方法中，發送電路發送數據也發送選通信號。接收電路與選通信號同步地接收數據，并基于時鐘信號讀取所接收到的數據。

日本特許公開專利申請第1-23637號描述了一種利用在兩個電路之間的具有標志（flag）的控制數據的數據傳輸方法。在這種方法中，接收電路在多個時刻接收標志和控制信號，并在連續接收同樣的標志期間處理同樣的控制數據，從而降低傳輸錯誤。

發明內容

期望在基于不同的時鐘信號進行異步操作的兩個電路之間傳輸連續的數據。

根據一個方案，一種數據傳輸系統，包括被配置為根據第一時鐘信號進行操作的發送電路以及被配置為根據不同于第一時鐘信號的第二時鐘信號進行操作的接收電路。該發送電路包括被配置為輸出輪詢信號的輸出電路。輸出電路根據將來自發送電路的數據發送至接收電路的發送時刻而對該輪詢信號的電平進行邏輯反相。該接收電路包括第一信號產生電路、第二信號產生電路以及數據選擇電路。該第一信號產生電路在多個時刻接收發送數據并產生分別對應于多個時刻的多組接收數據。該第二信號產生電路在該多個時刻接收輪詢信號，并產生分別對應于該多個時刻的多個同步輪詢信號。該數據選擇電路相互比較多個同步輪詢信號的電平，并根據比較結果選擇所述多組接收數據的其中之一。

根據上述方案，能夠在兩個電路之間傳輸連續的數據。

附圖說明

根據下文中結合附圖對目前優選的實施例的描述，可更好地理解本發明的實施例與其目的和優點，在附圖中：

圖1為示出半導體裝置的示意性方框電路圖；

圖2為示出發送電路和接收電路的示意性電路圖；

圖3為示出使能信號產生電路的示意性電路圖；

圖4為示出解碼器的示意性電路圖；

圖5和圖6為示出解碼器的操作的解釋性視圖；

圖7、圖8、圖9、圖10以及圖11為數據傳輸的時序圖（timing?diagram）；以及

圖12為外部數據傳輸的時序圖。

具體實施方式

下面將參照附圖對一個實施例進行描述。

如圖1所示，半導體裝置10基于外部時鐘信號ECK根據輸入信號SI輸出數據SD。輸入信號SI為諸如從傳感器輸出的電壓等模擬信號。數據SD例如為多位的串行數據。例如，半導體裝置10將模擬輸入信號SI轉換為多位的數字信號，并基于外部時鐘信號ECK串行輸出數字信號作為數據SD。半導體裝置10為數據傳輸系統的一個示例。

半導體裝置10的內部電路11根據輸入信號SI輸出數據和控制信號。內部電路11（例如為模擬-數字轉換電路）基于不同于外部時鐘信號ECK的內部時鐘信號SCK進行操作，并將模擬輸入信號SI轉換為數字信號。內部電路11輸出數字信號作為數據TDI。數據TDI例如為8位數據。內部時鐘信號SCK為第一時鐘信號的一個示例。外部時鐘信號ECK為第二時鐘信號的一個示例。

內部電路11輸出與數據TDI相對應的發送使能信號TEN。發送使能信號TEN表示內部電路11輸出有效的數據TDI。內部電路11在給定時間段期間（例如，等同于內部時鐘信號SCK的一個周期時間的時間段）輸出具有給定電平（例如，H電平）的發送使能信號TEN。內部電路11在電路輸出給定電平的發送使能信號TEN時的時間段期間輸出數據TDI。

發送電路12接收內部時鐘信號SCK。響應于從內部電路11輸出的發送使能信號TEN，發送電路12與內部時鐘信號SCK同步地鎖存有效數據TDI。發送電路12輸出等同于所鎖存的數據TDI的數據TDO。發送電路12輸出輪詢信號PL。輪詢信號PL的電平在每次輸出數據TDO時被反相。