[發(fā)明專利]鰭結構及其制造方法

有效

• 申請?zhí)枺?/td>: 201210447851.1
• 申請日: 2012-11-09
• 公開（公告）號: CN103811342B
• 公開（公告）日: 2017-08-25
• 發(fā)明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 倪斌

技術領域

本公開涉及半導體領域，更具體地，涉及一種鰭結構及其制造方法。

背景技術

隨著平面型半導體器件的尺寸越來越小，短溝道效應愈加明顯。為此，提出了立體型半導體器件如FinFET(鰭式場效應晶體管)。一般而言，F(xiàn)inFET包括在襯底上豎直形成的鰭以及與鰭相交的柵極。因此，溝道區(qū)形成于鰭中，且其寬度主要由鰭的高度決定。然而，在集成電路制造工藝中，難以控制晶片上形成的鰭的高度相同，從而導致晶片上器件性能的不一致性。

發(fā)明內(nèi)容

本公開的目的至少部分地在于提供一種鰭結構及其制造方法。

根據(jù)本公開的一個方面，提供了一種制造鰭結構的方法。根據(jù)一示例，該方法可以包括：對襯底進行構圖，以在襯底的選定區(qū)域上形成初始鰭；在襯底上形成電介質(zhì)層，使得電介質(zhì)層實質(zhì)上覆蓋初始鰭，其中位于初始鰭頂部的電介質(zhì)層厚度充分小于位于襯底上的電介質(zhì)層厚度；以及對電介質(zhì)層進行回蝕，以露出初始鰭的一部分，其中，初始鰭的露出的所述部分用作鰭。

根據(jù)本公開的另一方面，提供了一種鰭結構。根據(jù)一示例，該鰭結構可以包括：襯底；在襯底上由襯底構圖而形成的多個鰭；以及在襯底上形成的、部分地填充相鄰鰭之間的間隙的電介質(zhì)層，其中，每一鰭的頂面大致持平，電介質(zhì)層的頂面大致持平。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中：

圖1-6是示出了根據(jù)本公開實施例的制造鰭結構流程的示意圖；

圖7和8示出了在根據(jù)本公開實施例的鰭結構上進一步形成的半導體器件的示意圖；

圖9-13是示出了根據(jù)本公開另一實施例的制造鰭結構流程的示意圖；以及

圖14示出了在根據(jù)本公開另一實施例的鰭結構上進一步形成的半導體器件的示意圖。

具體實施方式

以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本公開的概念。

在附圖中示出了根據(jù)本公開實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節(jié)，并且可能省略了某些細節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據(jù)實際所需可以另外設計具有不同形狀、大小、相對位置的區(qū)域/層。

在本公開的上下文中，當將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當調(diào)轉朝向時，該層/元件可以位于該另一層/元件“下”。

為控制鰭的高度，常規(guī)的思想是控制鰭構圖工藝中的參數(shù)。例如，在通過刻蝕襯底形成鰭的情況下，可以通過刻蝕參數(shù)來控制刻蝕深度，并因此控制所形成的鰭的高度。與此不同，根據(jù)本公開的一些實施例，并不刻意去精確控制鰭構圖工藝，而是在通過構圖在襯底上形成初始鰭之后，再在襯底上形成電介質(zhì)層以基本上覆蓋初始鰭。然后，可以對電介質(zhì)層進行回蝕，以露出初始鰭的一部分。這樣，以初始鰭的露出部分作為最終器件的鰭，其高度基本上由其頂面到電介質(zhì)層的頂面的距離決定。

根據(jù)本公開的一個實施例，可以如此形成電介質(zhì)層，使得電介質(zhì)層基本上覆蓋初始鰭時(即，在多個初始鰭的情況下基本上填充初始鰭之間的間隙時)，位于初始鰭頂部的電介質(zhì)層厚度充分小于位于襯底上的電介質(zhì)層厚度，例如初始鰭頂部的電介質(zhì)層厚度可以小于位于襯底上的電介質(zhì)層厚度的三分之一，優(yōu)選為四分之一。例如，這可以通過高密度等離子體(HDP)淀積來實現(xiàn)。另外，在形成多個初始鰭的情況下，位于每一初始鰭的頂面之上的電介質(zhì)材料的厚度可以小于與其相鄰的初始鰭之間間距的二分之一。這樣，在隨后的回蝕中，可以減少刻蝕深度，從而能夠增加刻蝕控制精度。

本公開可以各種形式呈現(xiàn)，以下將描述其中一些示例。

首先，參照圖1-6，描述根據(jù)本公開一實施例的制造鰭結構的流程。

如圖1所示，提供襯底1000。該襯底1000可以是各種形式的襯底，例如但不限于體半導體材料襯底如體Si襯底、絕緣體上半導體(SOI)襯底、SiGe襯底等。在以下的描述中，為方便說明，以體Si襯底為例進行描述。