[發(fā)明專利]并行操作邏輯運(yùn)算及其控制器

有效

• 申請(qǐng)?zhí)枺?/td>: 201210444453.4
• 申請(qǐng)日: 2012-11-08
• 公開(kāi)（公告）號(hào): CN102929591A
• 公開(kāi)（公告）日: 2013-02-13
• 發(fā)明（設(shè)計(jì)）人: 李克儉;蔡啟仲;覃永新;張煒;余玲;蔣玉新;周曙光
• 申請(qǐng)（專利權(quán)）人: 廣西工學(xué)院
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38;G05B19/05
• 代理公司: 柳州市榮久專利商標(biāo)事務(wù)所(普通合伙) 45113
• 代理人: 張榮玖

技術(shù)領(lǐng)域

本發(fā)明涉及一種并行操作邏輯運(yùn)算及其控制器，尤其涉及一種基于采用FPGA并行操作電路硬連接的PLC邏輯運(yùn)算控制器操作控制電路及其時(shí)序控制方法的并行操作邏輯運(yùn)算及其控制器。

背景技術(shù)

邏輯運(yùn)算是每一種CPU所具有的功能，ARM微處理器也是如此，但ARM微處理器的邏輯運(yùn)算是字與字之間按位邏輯運(yùn)算，沒(méi)有直接位與位之間的邏輯運(yùn)算命令，以及沒(méi)有位處理命令；對(duì)于具有位處理功能的微處理器，比如以8051為內(nèi)核的系列單片機(jī)，AVR系列單片機(jī)，設(shè)計(jì)有位處理器實(shí)現(xiàn)位邏輯運(yùn)算，在位處理器中設(shè)置一個(gè)位單元為位累加器，位邏輯運(yùn)算操作都是一個(gè)位單元內(nèi)容與另一個(gè)位單元內(nèi)容進(jìn)行邏輯操作，位累加器作為目的操作數(shù)位單元，或源操作數(shù)位單元，所以2個(gè)位單元內(nèi)容進(jìn)行邏輯操作運(yùn)算時(shí)，首先需要將一個(gè)位單元的內(nèi)容傳輸給位累加器，然后再進(jìn)行位邏輯運(yùn)算；而且每次只能夠執(zhí)行2個(gè)位單元內(nèi)容的邏輯運(yùn)算；小型可編程控制器（PLC）是以位邏輯運(yùn)算命令為主的控制裝置，如果應(yīng)用AVR系列單片機(jī)或以8051為內(nèi)核的系列單片機(jī)作為小型PLC的控制核心芯片，執(zhí)行小型PLC用戶程序時(shí)，執(zhí)行一條邏輯運(yùn)算命令需要進(jìn)行一次判斷操作碼，然后根據(jù)操作碼的操作功能調(diào)用一次對(duì)應(yīng)的邏輯運(yùn)算子程序，運(yùn)算結(jié)果存放在位累加器中，直到執(zhí)行輸出類命令；如果應(yīng)用ARM微處理器作為小型PLC的控制核心芯片，處理過(guò)程更為復(fù)雜；每一條邏輯操作命令的執(zhí)行需要判斷一次操作碼和調(diào)用一次子程序的過(guò)程，影響了命令的執(zhí)行速度；而應(yīng)用FPGA設(shè)計(jì)小型PLC時(shí)，將邏輯運(yùn)算器作為PLC系統(tǒng)CPU的一個(gè)部分，PLC系統(tǒng)控制器按照邏輯運(yùn)算命令要求發(fā)送參與操作的位信息，如果運(yùn)算結(jié)果是下一條邏輯運(yùn)算命令結(jié)果，則運(yùn)算結(jié)果返回邏輯運(yùn)算器一個(gè)輸入端的暫存器中，否則將運(yùn)算結(jié)果傳輸至該運(yùn)算結(jié)果所對(duì)應(yīng)的位單元中，沒(méi)有充分應(yīng)用FPGA并行操作的特點(diǎn)。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種能夠自主完成PLC邏輯命令所要求功能的并行操作邏輯運(yùn)算及其控制器；該并行操作邏輯運(yùn)算及其控制器應(yīng)用FPGA設(shè)計(jì)硬連接控制電路，在系統(tǒng)WR作用下存儲(chǔ)命令和多操作位，并在內(nèi)部時(shí)序脈沖控制下自主完成命令的操作；同時(shí)充分應(yīng)用FPGA的并行操作處理功能，實(shí)現(xiàn)邏輯命令操作與PLC用戶程序執(zhí)行過(guò)程的并行操作。

解決上述技術(shù)問(wèn)題的技術(shù)方案是：一種并行操作邏輯運(yùn)算及其控制器，包括命令譯碼與操作位存儲(chǔ)模塊、脈沖分配器模塊、多操作位邏輯運(yùn)算控制模塊、雙操作位邏輯運(yùn)算控制模塊、時(shí)序控制模塊、先進(jìn)后出位單元堆棧和輸出控制器；

所述命令譯碼與操作位存儲(chǔ)模塊分別與脈沖分配器模塊、多操作位邏輯運(yùn)算控制模塊、雙操作位邏輯運(yùn)算控制模塊、時(shí)序控制模塊、先進(jìn)后出位單元堆棧和輸出控制器連接；

所述脈沖分配器模塊還與雙操作位邏輯運(yùn)算控制模塊、時(shí)序控制模塊和輸出控制器連接；

所述多操作位邏輯運(yùn)算控制模塊還與先進(jìn)后出位單元堆棧連接；

所述雙操作位邏輯運(yùn)算控制模塊還與先進(jìn)后出位單元堆棧連接；

所述時(shí)序控制模塊還與先進(jìn)后出位單元堆棧和輸出控制器連接；

所述先進(jìn)后出位單元堆棧還與輸出控制器連接；

所述命令譯碼與操作位存儲(chǔ)模塊在系統(tǒng)WR信號(hào)的作用下，存儲(chǔ)6位命令字（D_m-1-D_n）經(jīng)譯碼輸出命令信號(hào)，存儲(chǔ)參與邏輯運(yùn)算的n位（D_n-1-D₀）多操作位并予以輸出，向脈沖分配器模塊發(fā)出啟動(dòng)脈沖；所述命令譯碼與操作位存儲(chǔ)模塊被復(fù)位時(shí)，所有命令輸出端為“0”；

所述脈沖分配器模塊作為并行操作邏輯運(yùn)算及其控制器的內(nèi)部時(shí)序脈沖發(fā)生器，輸出脈沖①，脈沖②，脈沖③和脈沖④，為時(shí)序控制模塊、雙操作位邏輯運(yùn)算控制模塊和輸出控制器提供時(shí)序控制信號(hào)；

所述多操作位邏輯運(yùn)算控制模塊根據(jù)命令譯碼與操作位存儲(chǔ)模塊輸出的邏輯命令，選擇參與運(yùn)算的操作位，實(shí)施有效位最多為n位（D_n-1-D₀）的多操作位和操作位的位邏輯的與運(yùn)算和或運(yùn)算；輸出邏輯運(yùn)算的結(jié)果；

所述雙操作位邏輯運(yùn)算控制模塊在執(zhí)行ANB命令和ORB命令時(shí)，在脈沖②的作用下，鎖存器鎖存來(lái)自先進(jìn)后出位單元堆棧輸出的位信息作為操作位1，操作位2也來(lái)自先進(jìn)后出位單元堆棧輸出的位信息；輸出邏輯運(yùn)算的結(jié)果；

所述時(shí)序控制模塊根據(jù)命令譯碼與操作位存儲(chǔ)模塊輸出的命令，按照脈沖分配器模塊輸出的時(shí)序信號(hào)，控制先進(jìn)后出位單元堆棧的位信息的壓棧和出棧的操作；向輸出控制器輸出控制脈沖；