[發明專利]一種質數長度FFT/IFFT方法和裝置

有效

• 申請號: 201210444181.8
• 申請日: 2012-11-08
• 公開（公告）號: CN103810144B
• 公開（公告）日: 2018-12-07
• 發明（設計）人: 周園
• 申請（專利權）人: 無錫漢興電子有限公司
• 主分類號: G06F17/14
• 分類號: G06F17/14
• 代理公司: 北京聯瑞聯豐知識產權代理事務所(普通合伙) 11411
• 代理人: 黃冠華

本發明提供一種質數長度FFT/IFFT裝置和方法，包括：輸入置換模塊，實系數循環卷積模塊，復系數循環卷積模塊，輸出置換模塊。本發明使用脈動陣列結構，速度快；使用實數循環卷積結構，避免了復數乘法，并使用加法器網絡實現乘法，可以有效降低門電路數目；此架構適用基于不同廠家,不同類型FPGA或ASIC的實現。

技術領域

本發明涉及數字多媒體，具體涉及用于數字多媒體、通信系統的質數點長度的FFT（Fast Fourier Transform,快速傅里葉變換）/IFFT（Inverse Fast-Fourier-Transform,快速傅里葉反變換）處理器架構，屬于數字信號處理領域。

背景技術

在數字信號處理的發展中，許多算法如相關、濾波、卷積等都可以化為DFT（Discrete Fourier Transform，離散傅里葉變換）來實現。但是直接計算DFT的計算量與變換區間長度N的平方成正比，把N點DFT分解為幾個較短DFT，可使乘法次數大大減少，則有了快速傅里葉變換。FFT是DFT的快速算法，它的提出，大大減少了計算量，從根本上確立了傅里葉變換的重要地位，成為數字信號處理中的核心技術之一，廣泛應用于雷達、觀測、高速圖像處理、保密無線通信和數字通信等領域。

現代數字多媒體，通信系統需要使用質數點長度的FFT/IFFT，如圖像處理的線性濾波大部分都是質數點長度的，如7*7，11*11，13*13等；480點FFT/IFFT用于全息圖像處理，其中包含了3點和5點FFT/IFFT；一些OFDM(Orthogonal Frequency DivisionMultiplexing，正交頻分復用技術)系統的調制、解調和信道估計都需要使用12點-1200點FFT/IFFT,這些快速傅立葉變換/反變換中也都包含了3點和5點FFT/IFFT FFT，如何在FPGA（Field－Programmable Gate Array，現場可編程門陣列）或ASIC(Application SpecificIntegrated Circuit，專用集成電路)中實現質數點長度的FFT/IFFT是整個系統實現的關鍵之一，實現這一功能有如下的困難：

1、沒有現成的FFTIP核,現有的IP核都只支持長度是2的N次冪的FFT/IFFT,如512,1024和2048點FFT/IFFT；

2、速度要求非常高，如一些OFDM系統需要在41.66微秒內完成總長度為1200點的FFT/IFFT；

3、傳統的基于乘法的FFT/IFFT算法耗費芯片面積；

4、實際應用要求FFT/IFFT能在不同的FPGA上實現,因此FFT/IFFT處理器架構必須有很高的可移植性。

發明內容

本發明的目的在于提供一種利用二端口存儲模塊，加法器網絡實現在脈動陣列結構下對數據實現連續不間斷的處理，在降低處理器對芯片面積需求的同時可以使用較低的時鐘頻率完成所需FFT/IFFT運算的方法和裝置。

解決上述問題的技術方案為：一種質數長度FFT/IFFT裝置，包括：

輸入置換模塊，包括：雙端口隨機讀寫存儲器，調整輸入的N個數據的排列順序；

實系數循環卷積模塊，包括：加法網絡、循環累加器、多路復用延時器、累加器，經所述輸入置換模塊調整順序的數據，輸入所述加法網絡與向量相乘，再將乘積送入所述循環累加器和累加器做累加，累加結果送入所述多路復用延時器調整數據次序按序輸出數據；完成N-1個輸入數據與不大于1實數的卷積運算以及輸入數據的累加運算；

復系數循環卷積模塊，包括：加法網絡、循環累加器、多路復用延時器、累加器，經所述輸入置換模塊調整順序的數據，輸入所述加法網絡與向量相乘，再將乘積送入所述循環累加器和累加器做累加，累加結果送入所述多路復用延時器調整數據次序按序輸出數據；完成N-1個輸入數據與±1，±i和±1±i的卷積運算以及輸入數據的累加運算；