[發明專利]半導體器件的制造方法

無效

• 申請號: 201210444176.7
• 申請日: 2012-11-08
• 公開（公告）號: CN103107112A
• 公開（公告）日: 2013-05-15
• 發明（設計）人: 中川博;高田繁;田中保
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

相關申請交叉引用

通過引用將于2011年11月8日提交的日本專利申請No.2011-244733的公開，包括說明書、附圖和摘要，以其整體并入本文作為參考。

技術領域

本發明涉及一種半導體器件的制造技術。更具體地，其涉及有效地適用于將測試端子壓住半導體器件的外部端子，并執行電測試的步驟的技術。

背景技術

在日本未審查專利公布No.2002-250744(專利文獻1)中，描述了一種用于半導體器件測試的探針，其中使探針的尖端端部接觸半導體器件的電極焊盤，并且由此測試半導體器件的操作。

而在日本未審查專利公布No.2010-181340(專利文獻2)中，描述了一種電測試方法，其中在與電極焊盤接觸以執行測量時刮去焊盤表面的高電阻層。

此外，在日本未審查專利公布No.2008-249449(專利文獻3)中，描述了一種探針，其中通過金屬鍍覆將金剛石等的硬顆粒沉積在由鎢制成的基礎金屬的尖端上。

此外，日本未審查專利公布No.平11(1999)-111788(專利文獻4)描述了一種形成為長且窄的插針形狀的管芯測試探針，且通過利用拋光片拋光該探針而移除沉積在探針尖端上的雜質。

專利文獻

【專利文獻1】

日本未審查專利公布No.2002-250744

【專利文獻2】

日本未審查專利公布No.2010-181340

【專利文獻3】

日本未審查專利公布No.2008-249449

【專利文獻4】

日本未審查專利公布No.平11(1999)-111788

發明內容

半導體器件的制造步驟包括測試組裝的半導體器件(半導體封裝)是否具有預定電特性或是否適當操作的電測試步驟。在電測試步驟中，將半導體器件固定至測試裝置，并且使半導體器件的外部端子分別與測試端子接觸。因此，包括在測試裝置中的測試電路和半導體器件電耦合。由此執行電測試。此外，當使測試端子與半導體器件的外部端子接觸以執行電測試時，從降低在測試端子和半導體器件的外部端子之間的接觸界面處的電阻分量的方面考慮，使用每個都具有銳化的端部的、長且窄的插針狀(針狀)端子作為測試端子的該方法是有效的。長且窄的插針狀端子的尖端的尖頭部被壓靠并使得咬合進半導體器件的外部端子。因此，能夠擴大在測試端子和半導體器件的外部端子之間的接觸面積。因此能夠降低在接觸界面處的電阻分量。本發明人通過對將測試端子壓靠半導體器件的外部端子以執行電測試的測試技術以及半導體器件的制造技術進行研究，從而發現以下問題。

近年來，已經對降低半導體器件的電壓以及小型化外部端子進行了研究。為了在電阻影響下穩定地執行電測試，重要的是在使測試端子與半導體器件的外部端子接觸時降低電阻分量并抑制電阻分量的變化。在這種情況下，本發明人對由電導率比諸如金(Au)的基材高的材料形成的金屬膜被形成在具有銳化的端部的、長且窄的插針狀(針狀)基材的表面的技術進行了研究。例如，當由被稱為所謂的SK材料的碳鋼制成的基材被形成為針狀，并且基材的表面覆蓋有金(Au)鍍膜時，可以大幅降低與外部端子的接觸電阻。

但是，在前述構造的情況下，在為了多個半導體器件的電測試而重復使用時，覆蓋基材表面的金屬膜會磨損或剝離，由此暴露內部基材。因為基材和金屬膜在電導率方面彼此存在很大差異，這導致接觸電阻增大，或接觸電阻的變化增大。而從提高安裝穩定性的方面考慮，半導體器件的外部端子的表面可以由焊料材料覆蓋。但是在這種情況下，焊料材料沉積在測試端子上，并且傾向于被氧化。當焊料材料沉積在測試端子上并被氧化時，測試端子表面的電阻分量增大。這導致接觸電阻增加或接觸電阻的變化增大。特別地，當測試端子的表面是金(Au)膜時，金(Au)和焊料之間的親和勢高，并且因此金膜傾向于從基材的表面剝離。換言之，測試端子的電特性由重復使用而傾向于劣化。根據本發明人的研究，在使測試端子與半導體器件的外部端子接觸約70,000次至80,000次時，電測試的結果變得不穩定，導致可靠性降低。而隨著電測試可靠性的降低，重復測試的次數增加，并且使被確定為存在缺陷的產品的數量增加，導致半導體器件的制造效率降低。此外，可以考慮采用在電測試的可靠性降低之前將測試端子更換為另一新的測試端子的方法。但是更換頻率的增加導致用于更換的維護負擔增加。

鑒于前述問題完成了本發明。本發明的一個目的是提供一種提高半導體器件的制造效率的技術。