[發(fā)明專利]一種動態(tài)流量快速測量方法

無效

• 申請?zhí)枺?/td>: 201210442119.5
• 申請日: 2012-11-08
• 公開（公告）號: CN102928031A
• 公開（公告）日: 2013-02-13
• 發(fā)明（設(shè)計(jì)）人: 楊向萍
• 申請（專利權(quán)）人: 昆山北極光電子科技有限公司
• 主分類號: G01F1/56
• 分類號: G01F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明屬于流量測量技術(shù)領(lǐng)域，尤其涉及一種動態(tài)流量快速測量方法。?

背景技術(shù)

隨著現(xiàn)代流體傳動與控制的發(fā)展,在工業(yè)生產(chǎn)和過程控制中對流體動態(tài)流量準(zhǔn)確測量的需求越來越迫切。但由于流體性質(zhì)和流動狀態(tài)的復(fù)雜性,以及流量計(jì)自身運(yùn)動部件慣性的影響,多數(shù)流量計(jì)都不能用于高頻動態(tài)流量的測量。因此,如何高速測量動態(tài)流量，并且抑制擾動，成了測試系統(tǒng)完善和發(fā)展的制約因素。?

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種動態(tài)流量快速測量方法。?

實(shí)現(xiàn)上述目的的技術(shù)方案是：一種動態(tài)流量快速測量方法，包括A/D轉(zhuǎn)換器、移位寄存器D0、移位寄存器D1、移位寄存器D2、移位寄存器D3、加法器Add和系統(tǒng)時(shí)鐘CLK，其中：?

所述的A/D轉(zhuǎn)換器輸出數(shù)據(jù)給所述的移位寄存器D0，所述的移位寄存器D0輸出數(shù)據(jù)給所述的移位寄存器D1同時(shí)輸出給所述的加法器Add，所述的移位寄存器D1輸出數(shù)據(jù)給所述的移位寄存器D2同時(shí)輸出給所述的加法器Add，所述的移位寄存器D2輸出數(shù)據(jù)給所述的移位寄存器D3同時(shí)輸出給所述的加法器Add，所述的移位寄存器D3輸出數(shù)據(jù)給所述的加法器Add；?

所述的系統(tǒng)時(shí)鐘CLK提供所述的A/D轉(zhuǎn)換器工作時(shí)鐘，所述的系統(tǒng)時(shí)鐘CLK提供所述的移位寄存器D0工作時(shí)鐘，所述的系統(tǒng)時(shí)鐘CLK提供所述的移位寄存器D1工作時(shí)鐘，所述的系統(tǒng)時(shí)鐘CLK提供所述的移位寄存器D2工作時(shí)鐘，所述的系統(tǒng)時(shí)鐘CLK提供所述的移位寄存器D3工作時(shí)鐘。?

上述的每個(gè)所述的系統(tǒng)時(shí)鐘CLK的高電平，所述的A/D轉(zhuǎn)換器將動態(tài)流量模擬信號轉(zhuǎn)換成數(shù)字信號，輸出給所述的移位寄存器D0。?

上述的每個(gè)所述的系統(tǒng)時(shí)鐘CLK的高電平，所述的移位寄存器D0輸出數(shù)據(jù)給所述的移位寄存器D1同時(shí)輸出給所述的加法器Add。?

上述的每個(gè)所述的系統(tǒng)時(shí)鐘CLK的高電平，所述的移位寄存器D1輸出數(shù)據(jù)給所述的移位寄存器D2同時(shí)輸出給所述的加法器Add。?

上述的每個(gè)所述的系統(tǒng)時(shí)鐘CLK的高電平，所述的移位寄存器D2輸出數(shù)據(jù)給所述的移位寄存器D3同時(shí)輸出給所述的加法器Add。?

上述的每個(gè)所述的系統(tǒng)時(shí)鐘CLK的高電平，所述的移位寄存器D3輸出數(shù)據(jù)給所述的加法器Add。?

上述的每個(gè)所述的系統(tǒng)時(shí)鐘CLK的低電平，所述的加法器Add將所述的移位寄存器D0輸出數(shù)據(jù)、所述的移位寄存器D1輸出數(shù)據(jù)、所述的移位寄存器D2輸出數(shù)據(jù)和所述的移位寄存器D3輸出數(shù)據(jù)相加然后除以4，得到輸出數(shù)據(jù)為Dout。?

本發(fā)明的有益效果是：實(shí)現(xiàn)了動態(tài)流量的快速測量，具有速度快、抗干擾能力強(qiáng)的特點(diǎn)。?

附圖說明

圖1是本發(fā)明的結(jié)構(gòu)示意圖。?

具體實(shí)施方式

下面結(jié)合附圖對描述本發(fā)明的優(yōu)選實(shí)施例。?

請參照圖1，一種動態(tài)流量快速測量方法，A/D轉(zhuǎn)換器采用AD9228,移位寄存器D0、D1、D2、D3采用74HC164,分別為74HC164₀、74HC164₁、74HC164₂、74HC164₃，加法器Add采用74HC184，系統(tǒng)時(shí)鐘CLK為20MHz，其中：?

AD9228輸出數(shù)據(jù)給74HC164₀，74HC164₀輸出數(shù)據(jù)給74HC164₁和同時(shí)輸出給74HC184，74HC164₁輸出數(shù)據(jù)給74HC164₂同時(shí)輸出給74HC184，74HC164₂輸出數(shù)據(jù)給74HC164₃同時(shí)輸出給74HC184，74HC164₃輸出數(shù)據(jù)給74HC184；?

系統(tǒng)時(shí)鐘CLK提供所述的AD9228、74HC164₀、74HC164₁、74HC164₂、74HC164₃和74HC184工作時(shí)鐘。?

每一系統(tǒng)時(shí)鐘CLK的高電平，AD9228將動態(tài)流量模擬信號轉(zhuǎn)換成數(shù)字信號，輸出給74HC164₀。?

每一系統(tǒng)時(shí)鐘CLK的高電平，74HC164₀輸出數(shù)據(jù)給74HC164₁和74HC184。?