[發明專利]電壓調整系統與電壓調整方法

有效

• 申請號: 201210441465.1
• 申請日: 2012-11-07
• 公開（公告）號: CN103425222B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 阿迪爾·修瑟因
• 申請（專利權）人: 聯發科技（新加坡）私人有限公司
• 主分類號: G06F1/26
• 分類號: G06F1/26
• 代理公司: 北京萬慧達知識產權代理有限公司11111
• 代理人: 于淼,楊穎

技術領域

本發明有關于系統芯片（system-on-chip）平臺的電壓調整（voltage?scaling）結構。

背景技術

包含相同電路系統（circuitry）的不同集成電路（Integrated?Circuit，以下簡稱為IC）芯片能夠以不同的方式執行相同或者不同的功能，例如，由于制備工藝中先天的（innate）變化、電壓供給變化、電壓以及溫度條件變化等（條件通常意指例如PVT的結合方式，其中P、V、以及T分別表示工藝、電壓、以及溫度）。IC芯片能夠基于芯片運行的頻率來表征并以此分為幾種類別（例如：一般、快、慢等）。IC芯片的表征（characterization）包含決定針對每一類別的頻率-電壓特性。頻率-電壓特性提供針對IC芯片的具體類別、在給定頻率下運行的電壓需求信息。對應給定IC芯片類別的頻率-電壓特性可用于一種包含芯片的系統，使得系統能夠決定在不同頻率下芯片的操作電壓。

發明內容

有鑒于此，本發明提供新的電壓調整系統與電壓調整方法。

依本發明一實施方式，揭示一種電壓調整系統，包含仿真電路、采樣電路、查找表和控制器。仿真電路包含邏輯單元。采樣電路包含延遲單元以及采樣單元，對仿真電路的輸出進行采樣。查找表具有基于至少一條件來配置仿真電路與采樣電路的信息。控制器根據查找表中的信息來配置仿真電路和采樣電路。延遲單元包含多組延遲元件，采樣單元每一組延遲元件的輸出采樣并產生多比特延遲信號來提供邏輯單元對通過仿真電路傳播的輸入信號所產生的延遲量信息，其中每一比特表示輸入信號是否通過相應的延遲元件進行傳播。

根據本發明另一實施方式，提供一種電壓調整系統，包含數據處理器、采樣電路和校正模塊。仿真電路包含多個邏輯單元，邏輯單元的不同組合表示仿真電路中不同的延遲路徑。采樣電路對仿真電路的輸出進行采樣。采樣電路包含延遲單元以及采樣單元，其中延遲單元包含多組延遲元件，采樣單元對延遲單元中的多組延遲元件的輸出進行采樣，并且產生多個多比特延遲信號，提供多個邏輯單元對通過仿真電路傳播的輸入信號所產生的延遲量的信息。校正模塊基于多比特延遲信號來處理器仿真電路中的每一邏輯單元的組合，并且辨識出在不同條件下用于仿真數據處理器的至少一關鍵路徑的組合。

根據本發明又一實施方式，提供一種電壓調整系統，包含數據處理器、仿真電路、采樣電路及校正模塊。仿真電路包含多個復用器和多個邏輯單元，復用器的不同配置相關于包含多個邏輯單元的不同組合的不同延遲電路。采樣電路對相關一個延遲路徑的多個邏輯單元的組合的輸出采樣。采樣電路包含延遲單元以及采樣單元，其中延遲單元包含多組延遲元件，采樣單元對延遲單元中相關不同延遲路徑的多組延遲元件的輸出進行采樣并且產生多個延遲信號來提供相關的不同延遲路徑對通過仿真電路傳播的輸入信號所產生的延遲量的信息。校正模塊，基于來自采樣電路的延遲信號來評估每一延遲路徑，并且辨識出仿真電路中在不同條件下用于仿真該數據處理器的多個關鍵路徑的多個延遲路徑。

根據本發明又一實施方式，提供一種電壓調整方法，包含：校正包含多個邏輯單元的仿真電路，邏輯單元的不同組合表示仿真電路中的不同延遲路徑。校正步驟包含：評估多個延遲路徑，對應每一延遲路徑，發送輸入信號通過延遲路徑，逐漸降低提供給數據處理器和校正模塊的電源電壓，直到數據處理器失敗，并且評估當電源電壓比數據處理器失敗時的電壓高出一個安全裕度時，對應延遲路徑的一組延遲元件的輸出，當在一個采樣時間期間，輸入信號傳播通過一部分延遲元件，而不會傳播通過全部的延遲元件時，將此延遲路徑辨識為候選延遲路徑。

根據本發明又一實施方式，提供一種電壓調整方法，包含：根據查找表中的信息配置可配置延遲電路，來選擇一個由多個邏輯單元組成的組合以形成一個延遲路徑，可配置延遲電路包含多個邏輯單元，查找表具有用于在不同條件下配置該可配置延遲電路的信息；對相關于延遲路徑的一組延遲元件的輸出采樣，產生多比特延遲信號來提供邏輯單元對通過延遲路徑傳播的輸入信號所產生的延遲量的信息，多比特延遲信號中的每一比特表示該輸入信號是否通過相應的延遲元件進行傳播。

本發明所提出的電壓調整系統與方法，通過仿真路徑和獲取延遲量信息來反映所仿真的路徑對輸入信號產生的延遲。

附圖說明

圖1顯示用于電壓調整的系統的范例方塊圖。

圖2是包含一序列操作來控制系統的操作電壓的范例流程的流程圖。

圖3是顯示包含范例查找表存儲器接口的系統的示意圖。