[發(fā)明專利]一種祖沖之算法的硬件實(shí)現(xiàn)裝置及方法

有效

• 申請?zhí)枺?/td>: 201210441283.4
• 申請日: 2012-11-07
• 公開（公告）號(hào): CN103813313B
• 公開（公告）日: 2017-06-06
• 發(fā)明（設(shè)計(jì)）人: 黑勇;任高峰;喬樹山;王晨光
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號(hào): H04W12/02
• 分類號(hào): H04W12/02;H04L9/08
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司11021
• 代理人: 任巖

1.一種祖沖之算法的硬件實(shí)現(xiàn)裝置，其特征在于，該裝置包括控制邏輯單元、線性反饋移位寄存器(LFSR)單元、比特重組單元和非線性函數(shù)F(X₀,X₁,X₂)單元，其中：

控制邏輯單元，用于協(xié)調(diào)控制祖沖之算法硬件裝置的初始密鑰加載、LFSR寄存器初始化以及密鑰的產(chǎn)生；

LFSR單元，采用素域GF(2³¹-1)的m序列，每個(gè)時(shí)鐘周期產(chǎn)生一次寄存器移位；

比特重組單元，采用相應(yīng)寄存器值取半合并技術(shù)，實(shí)現(xiàn)LFSR寄存器值單元到非線性函數(shù)F(X₀,X₁,X₂)和密鑰輸出Z的數(shù)據(jù)轉(zhuǎn)換；

非線性函數(shù)F(X₀,X₁,X₂)單元，通過將輸入的X₀，X₁，X₂經(jīng)過分組密碼設(shè)計(jì)，結(jié)合S盒以及高擴(kuò)散性的線性變換L，實(shí)現(xiàn)非線性函數(shù)變換；

其中，所述控制邏輯單元在祖沖之算法的一開始，控制一初始密鑰加載單元為LFSR單元中的寄存器加載初始密鑰，然后控制LFSR單元中的寄存器初始化一次，直到LFSR單元完成32次的寄存器初始化操作，接下來執(zhí)行祖沖之算法的工作模式一次，第一次工作模式的密鑰輸出無效，然后循環(huán)執(zhí)行ZUC工作模式并不斷輸出有效密鑰，如果輸出的密鑰長度達(dá)到設(shè)定的密鑰長度，則祖沖之算法結(jié)束。

2.根據(jù)權(quán)利要求1所述的祖沖之算法的硬件實(shí)現(xiàn)裝置，其特征在于，所述初始密鑰加載單元用于根據(jù)祖沖之算法硬件裝置的輸入產(chǎn)生初始密鑰并加載入LFSR單元中的寄存器。

3.根據(jù)權(quán)利要求2所述的祖沖之算法的硬件實(shí)現(xiàn)裝置，其特征在于，所述初始密鑰加載單元將輸入的COUNT、BEARER和DIRECTION組合成16個(gè)初始向量Initial Vector_i(i＝0,1,2,3……15)，再由初始向量和輸入的16個(gè)Initial Key_i(i＝0,1,2,3……15)以及固定的16個(gè)常向量D_i(i＝0,1,2,3……15)組合成祖沖之算法的初始密鑰，也即LFSR的16個(gè)寄存器的初始狀態(tài)值S_i(i＝0,1,2,3……15)，然后將LFSR單元的16個(gè)寄存器的初始狀態(tài)值S_i(i＝0,1,2,3……15)輸出給LFSR單元的16個(gè)31位的寄存器。

4.根據(jù)權(quán)利要求1所述的祖沖之算法的硬件實(shí)現(xiàn)裝置，其特征在于，所述LFSR單元是由16個(gè)31位的寄存器組成，分別為s_i(0≤i≤15)。

5.根據(jù)權(quán)利要求4所述的祖沖之算法的硬件實(shí)現(xiàn)裝置，其特征在于，所述LFSR單元具有兩種操作模式，分別為LFSR寄存器初始化模式和LFSR工作模式，LFSR工作模式即為ZUC工作模式。

6.根據(jù)權(quán)利要求5所述的祖沖之算法的硬件實(shí)現(xiàn)裝置，其特征在于，在LFSR單元的16個(gè)寄存器獲得初始密鑰后，LFSR單元即進(jìn)入寄存器初始化模式，經(jīng)過32次的寄存器移位初始化后，LFSR單元即進(jìn)入工作模式；在進(jìn)入工作模式后的第一次的密鑰輸出丟棄，以后循環(huán)執(zhí)行LFSR工作模式，每次的密鑰輸出都是有效密鑰輸出，直到達(dá)到設(shè)定的密鑰長度為止。