[發明專利]高精度數據采集系統

無效

• 申請號: 201210440642.4
• 申請日: 2012-11-07
• 公開（公告）號: CN103809482A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 徐世銘;彭靜
• 申請（專利權）人: 徐世銘
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于采集系統技術領域，尤其涉及一種高精度數據采集系統。

背景技術

在各種大功率開關電源的控制過程中，都離不開對模擬信號的采集，而目前由于各種高速AD芯片的出現，以及DSP性能的不斷提高，如何快速、高精度的采樣模擬數據就顯得尤為重要。目前大多數基于DSP和CPLD的數據采集系統都會將采樣數據緩存在CPLD中，這樣就會造成DSP獲取的數據可能不是當前AD轉換過來的最新數據，而且在多路AD采樣的系統中，會大量占用CPLD中的邏輯單元。?

發明內容

本發明就是針對上述問題，提供一種采樣效率高的高精度數據采集系統。

為了實現上述目的，本發明采用如下技術方案，本發明包括信號調理電路、AD芯片、電平轉換芯片、CPLD?、DSP，其結構要點信號調理電路、AD芯片、電平轉換芯片、CPLD?、DSP依次相連。

作為一種優選方案，本發明所述AD芯片采用MAX125。

作為另一種優選方案，本發明所述DSP采用DSP2812。

本發明有益效果。

本發明采用DSP和CPLD結合的譯碼式數據采集系統在電力電子控制系統中的應用，并通過仿真和實驗充分驗證了該方法的可行性。該方法通過DSP實現狀態機和FIR濾波算法，通過CPLD譯碼DSP的指令來對下層AD硬件實行控制，將數據直接放在總線上供DSP讀取。經實驗驗證，本方案可以完全節省數據在CPLD中的緩沖時間，直接將數據無延遲的從AD芯片傳至DSP中，因此能夠有效提高采樣系統的效率。

附圖說明

為了使本發明所解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及具體實施方式，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施方式僅僅用以解釋本發明，并不用于限定本發明。

圖1是本發明電路原理框圖。

具體實施方式

如圖所示，本發明包括信號調理電路、AD芯片、電平轉換芯片、CPLD?、DSP，信號調理電路、AD芯片、電平轉換芯片、CPLD?、DSP依次相連。

所述AD芯片采用MAX125。

所述DSP采用DSP2812。

本發明采用DSP2812和CPLD器件EPM7512組合的方案，DSP2812作為整個系統的主控制器，控制CPLD完成信號采樣和數字濾波的工作。CPLD對DSP的地址指令進行譯碼，通過內部的狀態機來完成14位AD器件MAX125的邏輯控制時序。

XINTF接口是TMS320281x系列獨有的外設，它負責將CPU訪問存儲器邏輯控制單元同存儲器、外設以及其他的接口連接起來，該接口包含19位地址總線XA[18:0]，16位數55?據總線XD[15:0]，和各種控制信號(如讀、寫、片選等)。?TMS320F2812處理器的外部接口(XINTF)映射到5個獨立的存儲空間：Zone0、Zone1、Zone2、Zone6和Zone7，當訪問相應的存儲器空間時，會產生一個片選信號；每個空間都可以獨立的設置起始、活躍、收尾的時間，為了和慢速設備匹配，同時還可以使用XREADY信號來延長外設的活躍時間。

使用CPLD可以很好的匹配DSP和外圍AD器件的控制時序差，無論是低速AD還是高速AD，都可以直接使用DSP來讀取采集到的數據，而且非常易于多個AD芯片的擴展。整個系統分為主控制器DSP、CPLD、AD芯片、電平轉換芯片和信號調理電路。

CPLD不斷監測DSP的地址總線XA，片選XZCS和讀寫信號，就可以判斷出DSP內部狀態機所處的狀態，從而CPLD發出相應的控制命令來控制AD采樣芯片。

可以理解的是，以上關于本發明的具體描述，僅用于說明本發明而并非受限于本發明實施例所描述的技術方案，本領域的普通技術人員應當理解，仍然可以對本發明進行修改或等同替換，以達到相同的技術效果；只要滿足使用需要，都在本發明的保護范圍之內。