[發明專利]相位校正裝置及相位校正方法

有效

• 申請號: 201210439360.2
• 申請日: 2012-11-06
• 公開（公告）號: CN103812504A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 林見儒;劉凱尹
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 馮志云;呂俊清

1.一種相位校正裝置，包含：

一振蕩器，用來產生一參考時脈；

一鎖相回路，耦接該振蕩器，用來依據該參考時脈產生一輸入時脈；

一多相位時脈產生器，耦接該鎖相回路，用來依據該輸入時脈產生多個輸出時脈，該多個輸出時脈具有相同頻率及不同相位；

一選擇器，耦接該多相位時脈產生器，用來選擇該多個輸出時脈的其中之一以作為一運作時脈；

一模擬至數字轉換器，耦接該選擇器，用來依據該運作時脈對一輸入數據進行模擬至數字轉換以產生一轉換結果；

一控制電路，耦接該模擬至數字轉換器及該選擇器，用來依據該轉換結果以產生及儲存一或多個參數，并控制該選擇器進行選擇；以及

一相位校正電路，耦接該振蕩器、該鎖相回路、該多相位時脈產生器及該控制電路，用來于關閉及重新啟動該鎖相回路后，依據該控制電路所產生的一重置信號以及該參考時脈提供一校正信號至該多相位時脈產生器，并依據該校正信號來輸出該鎖相回路所產生的該輸入時脈至該多相位時脈產生器，該多相位時脈產生器再依據該校正信號及該輸入時脈重新產生該多個輸出時脈并將之輸出至該選擇器，該控制電路再依據該一或多個參數來控制該選擇器選擇該多個輸出時脈的其中之一以作為該運作時脈。

2.如權利要求1所述的相位校正裝置，其中該振蕩器包含一石英振蕩元件或一CMOS振蕩元件。

3.如權利要求1所述的相位校正裝置，其中該一或多個參數包含一最佳取樣相位參數、一時間參數以及一相位調整參數。

4.如權利要求3所述的相位校正裝置，其中該多相位時脈產生器依據該校正信號及該輸入時脈重新產生該多個輸出時脈后，該控制電路依據該最佳取樣相位參數來控制該選擇器進行選擇。

5.如權利要求3所述的相位校正裝置，其中該控制電路包含一計數器用來產生一計數值，該控制電路依據該計數值及該時間參數以產生一比對結果，并依據該比對結果及該相位調整參數來控制該選擇器進行選擇。

6.如權利要求1所述的相位校正裝置，其中該控制電路包含一計數器用來產生一計數值，該控制電路依據該計數值及該一或多個參數的至少其中之一來控制該選擇器進行選擇。

7.如權利要求1所述的相位校正裝置，其中該相位校正電路包含：

一校正信號產生電路，耦接該控制電路、該振蕩器及該多相位時脈產生器，用來依據該控制電路所產生的該重置信號以及該振蕩器所產生的該參考時脈產生該校正信號；以及

一時脈控制電路，耦接該鎖相回路、該校正信號產生電路以及該多相位時脈產生器，用來接收該鎖相回路所產生的該輸入時脈，并依據該校正信號以輸出該輸入時脈至該多相位時脈產生器。

8.如權利要求7所述的相位校正裝置，其中該校正信號產生電路包含至少一邏輯電路，用來將該重置信號關聯于該參考時脈的一緣以產生該校正信號。

9.如權利要求7所述的相位校正裝置，其中該時脈控制電路包含至少一門控時鐘單元，用來確保該輸入時脈與該參考時脈間的一相對關系。

10.一種相位校正方法，其能通過一相位校正裝置來實現，該方法包含：

利用一振蕩器產生一參考時脈；

依據該參考時脈產生一輸入時脈，該輸入時脈的頻率不同于該參考時脈的頻率；

依據該輸入時脈產生多個輸出時脈，該多個輸出時脈具有相同頻率及不同相位；

選擇該多個輸出時脈的其中之一以作為一運作時脈；

依據該運作時脈來對一輸入數據進行模擬至數字轉換以產生一轉換結果；

依據該轉換結果產生及儲存一或多個參數；

停止產生該輸入時脈；

重新產生該輸入時脈；

依據該參考時脈以及一重置信號提供一校正信號；

于重新產生該輸入時脈后，依據該校正信號輸出該輸入時脈；

依據該校正信號及該輸入時脈重新產生該多個輸出時脈；以及

依據該一或多個參數輸出該多個輸出時脈的其中之一以作為該運作時脈。

11.如權利要求10所述的相位校正方法，其中該一或多個參數包含一最佳取樣相位參數、一時間參數以及一相位調整參數。

12.如權利要求10所述的相位校正方法，進一步包含：

產生一計數值，

其中依據該一或多個參數輸出該多個輸出時脈的其中之一的步驟包含：依據該計數值及該一或多個參數的至少其中之一來選擇該多個輸出時脈的其中之一以作為該運作時脈。