[發明專利]一種DC-DC電源芯片的外圍電路

有效

• 申請號: 201210437912.6
• 申請日: 2012-11-06
• 公開（公告）號: CN102902567A
• 公開（公告）日: 2013-01-30
• 發明（設計）人: 朱瑞霖;賈建收
• 申請（專利權）人: 上海斐訊數據通信技術有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F1/26
• 代理公司: 上海申新律師事務所 31272
• 代理人: 竺路玲

技術領域

本發明涉及芯片電路技術，尤其涉及一種DC-DC電源芯片的外圍電路。

背景技術

CPU傳統的電源設計通常是利用三極管或者CPLD、FPGA控制電源的上電順序。而CPU所需的電源一般是3.3V、2.5V、1.8V、1.2V，一般要求外圍3.3V先上電，然后是2.5V、1.8V,最后是核電壓1.2V，并且對核電壓1.2V上升時間有嚴格要求，比如要求1.2V電壓的上升沿不能大于2ms，否則CPU啟動將出現一定概率的異?，F象。

Intersil公司的ISL8036A是雙路3A電流輸出的降壓電源控制器，工作頻率為2.5MHz，電源電壓2.8V-6V，效率高達95%，輸出精度2%，電流共享模式可達6A電流，外部同步高達6MHz，內部具有數字軟起動1.5ms，主要用在DC/DC?POL模塊，uC/uP，FPGA和DSP電源，路由器和交換機的插入DC/DC模塊，測試和測量系統，鋰離子電池供電的設備以及條形碼閱讀器等。

參看圖1所示，ISL8036A的管腳定義及管腳編號如下：

LX2(1,24)：通道2的轉換節點連接，為VOUT2連接電感器的一端。

PGND2(22,23)：通道2的負極電源供給。

EN2(4)：整流器通道2的使能管腳，管腳拉高時驅動VOUT2輸出，管腳拉低時關閉VOUT2，使輸出電容器放電，該管腳不可懸空。

PG2(5)：輸出端的ms計時器，電源升高或者EN?HI狀態，該管腳對于VOUT2電壓具有1ms延時的利于電源信號。

FB2(6)：通道2整流器的反饋網絡，可與FB1端（當前共享）連接。

COMP(7)：需要一個額外的穿過COMP和SGND的外部網絡來改進放大器通道平行運作的循環補償，軟啟動管腳應該與外部電容器連接，COMP是雙模式運作并使用內部補償的NC，如果SS管腳與CSS連接（沒有連接VIN），外部補償自動啟動。在COMP管腳上連接一個外部的RC網絡以得到平行模式運作。

NC(8)：沒有連接管腳，請與GND連接。

FB1(9)：通道1整流器的反饋網絡，FB1是跨導錯誤放大器的負極輸入，輸出電壓由與FB1連接的外部??電阻器分離器設置，用一個合適的分離器，電壓輸出可以介于電源導軌（通過轉換器損益降低）和0.8V的參考值之間，具有一個內部補償機制以實現典型的應用。另外，利于電源的整流器和電壓不足的保護電路利用FB1監測通道1的整流器的輸出電壓。

SGND(10)：系統接地端。

PG1(11)：ms計時器輸出，在電源升高或者EN?HI狀態，該管腳對于VOUT1電壓具有1ms延時的利于電源信號。

SYNC(12)：與邏輯高或輸入電壓VIN連接，為實現外部同步與外部功能發生器連接，負極邊緣激活，該管腳不可懸空，不可拉低（或者與SGND連接）。

EN1(13)：通道1調整器的使能管腳。管腳拉高時驅動VOUT1輸出，管腳拉低時關閉VOUT1，使輸出電容器放電，該管腳不可懸空。

SS(14)：用于調整軟啟動時間，當SS與VIN連接，SS時間是1.5ms，SS管腳僅通過雙模式運行與VIN連接，SS管腳僅通過平行運行模式與CSS連接，使用外部補償方式，在SS與SGND之間連接電容器調整軟啟動時間（當前共享），CSS不能大于33nF，與內部5μA電流源一起的電容設定轉換器軟啟動的間隔tss：

CSS[μF]=6.25·tss[s]

VDD(15)：邏輯輸入供給電壓，VDD與VIN+0.3/-0.5V相同。

PGND1(20,21)：通道1負極電壓。

LX1(18,19)：通道1的轉換節點連接，為VOUT1連接電感器的一端。

VIN1(16,17)，VIN2(2,3)：輸入電壓端，每個通道中通過22μF的陶瓷電容接地。

PAD(25)：暴露在外的PAD與SGND管腳連接以獲得合適的電氣性能，盡可能增加偏置以優化熱性能。

發明內容

本發明的目的是提供一種DC-DC電源芯片的電路，不但可以實現上電順序控制，而且可以控制其上升沿時間，確保CPU正常啟動。?

本發明的目的是通過下述技術方案實現的：

一種DC-DC電源芯片的外圍電路，所述電源芯片為ISL8036A，包括雙路3A輸出電路和單路6A輸出電路，其中：