[發明專利]模擬攝像頭輸出單場VGA數字視頻數據實現方法

無效

• 申請號: 201210436866.8
• 申請日: 2012-10-26
• 公開（公告）號: CN102946503A
• 公開（公告）日: 2013-02-27
• 發明（設計）人: 王綱
• 申請（專利權）人: 合肥移瑞通信技術有限公司
• 主分類號: H04N5/14
• 分類號: H04N5/14;H04N7/01
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域：

本發明涉及模擬攝像頭監控技術領域，尤其涉及一種模擬攝像頭輸出VGA數字視頻數據的實現方法。

背景技術：

模擬攝像頭有著延時小、安裝方便、價格便宜、網絡簡單等優點，在人們日常生活中使用日趨廣泛，特別是在監控領域比起數字攝像頭優勢更為明顯。監控現場的視頻數據往往需要發送到后臺服務器供監視人員查看、分析，這就需要主控芯片將模擬攝像頭輸出的模擬信號進行處理并轉發，市面常用的主控芯片如QCOM、MTK、SAMSUNG、MARVELL處理流程基本一致，需要將模擬視頻信號轉換成數字視頻信號，再將數字視頻信號壓縮成jPg格式圖片數據(拍照)或encode成碼流(錄像)，再通過無線傳輸到后臺服務器，常用的將模擬視頻信息轉換成數字視頻信號芯片如AK8856、TVP5150、中星微0707等價格便宜，性能穩定，被廣為采用，所有上述的信號轉換芯片支持的最高的分辨率是VGA?Interlaced，即分兩場(奇、偶場)輸出VGA數字視頻信號，常用的主控芯片并不支持這種分兩場傳送視頻信號方式，芯片內部硬件結構決定每接收一場(奇場或偶場)視頻數據即停止接收，接收到的總像素為640*240。

傳統的解決奇偶場問題的方法是分別接收奇場或偶場視頻數據，然后將兩場數據疊合成一整場數據，這種解決方法最致命的問題是無法保證接收到奇場視頻數據與偶場視頻數據屬于同一幀，即同屬于模擬攝像頭采集到的某一幅圖片，很可能會出現接收到奇場視頻數據為屬于模擬攝像頭的第n幅圖片，接收到的偶場視頻數據屬于模擬攝像頭的第m幅圖片，運氣差的時候n，m的差值會非常大，原因是主控芯片每接收一場數據即停止接收，如果這時恰好碰到任務切換，并且過很久才切換到下一次接收視頻數據的任務，這時m就遠大于n了，軟件疊加完全不同的兩畫面的奇、偶場視頻是沒有任何意義的，從而使主控芯片不能準確無誤的得到VGA分辨率的單幅畫面視頻數據。

發明內容：

本發明的目的是提供一種模擬攝像頭輸出單場VGA數字視頻數據實現方法，它采用在模數轉換芯片VSYNC與主MCU?VSYNC之間串入單穩態觸發器或D觸發器加一個與門，可以使主MCU可以單次接收完整幅畫面的視頻數據。

為了解決背景技術所存在的問題，本發明采用以下技術方案：

配置模數轉換芯片輸出格式為interlace?VGA，按奇偶場輸出；

配置主MCU接收端輸入格式為VGA；

在模數轉換芯片VSYNC與主MCU?VSYNC之間串入起合并奇場VSYNC、偶場VSYNC作用的芯片；

主MCU接收到整幀視頻數據后對其進行交換。

所述的在模數轉換芯片VSYNC與主MCU?VSYNC之間串入起合并奇場VSYNC、偶場VSYNC作用的芯片為單穩態觸發器或D觸發器加一個與門。

在模數轉換芯片VSYNC與主MCU?VSYNC之間串入單穩態觸發器后每個VSYNC(上升沿開始下降沿結束)的HSYNC個數增加了一倍，由原來是240個增加為480個，使主MCU可以單次接收完整幅畫面的視頻數據，從而準確無誤的得到VGA分辨率的單幅畫面視頻數據，而通常的做法是模數轉換芯片VSYNC與MCU的VSYNC直接相連，這種做法的弊端是無法讓主MCU一次接收到640*480個像素點，而只能一次接收到640*240個像素點，圖片不清晰。

附圖說明：

圖1為未在模數轉換芯片與主MCU間串入起合并奇場VSYNC、偶場VSYNC作用的芯片的主MCU接收的同步信號波形圖；

圖2為串入了圖1所述芯片的主MCU接收的同步信號波形圖。

具體實施方式：

本發明的實現步驟如下：

1、配置模數轉換芯片輸出格式為interlace?VGA，即VGA視頻數據按奇偶場輸出，每場輸出640*240個像素點，兩場共輸出640*480個像素點。

2、配置主MCU接收端輸入格式為VGA，即每次接受640*480個像素點。

3、在模數轉換芯片VSYNC與主MCU?VSYNC之間串入單穩態觸發器。

4、主MCU接收到整幀視頻數據后對其進行交換。

圖1為串入單穩態觸發器前主MCU接收的同步信號波形圖，圖2為串入單穩態觸發器后主MCU接收的同步信號波形圖，比較圖1、2可以看出，串入該芯片后每個VSYNC(上升沿開始下降沿結束)的HSYNC個數增加了一倍，由原來是240個，增加為480個，使主MCU可以單次接收完整幅畫面的視頻數據。