[發明專利]一種本振時鐘頻率平移電路

有效

• 申請號: 201210433711.9
• 申請日: 2012-11-02
• 公開（公告）號: CN102916690B
• 公開（公告）日: 2013-02-06
• 發明（設計）人: 李俊豐
• 申請（專利權）人: 長沙景嘉微電子股份有限公司
• 主分類號: H03K23/40
• 分類號: H03K23/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種本振時鐘頻率平移電路，包括：

運算電路，根據本振時鐘頻率f_LO、本振倍頻時鐘的倍頻比K以及本振時鐘頻率平移量Δf，按照公式???????????????????????????????????????????????計算出兩組N位基本分頻比控制碼A0和A1，以及兩組M位基本分頻比比例關系控制碼B0和B1；

N位二選一多路選擇器，選擇所述的兩組N位基本分頻比控制碼中的一組作為基本可編程分頻器的分頻比控制碼；

M位二選一多路選擇器，選擇所述的兩組M位基本分頻比比例關系控制碼中的一組作為比例控制可編程分頻器的分頻比控制碼；

基本可編程分頻器，其分頻器控制碼的寬度為N位，并根據所述的N位二選一多路選擇器選擇的分頻比控制碼對輸入時鐘（CLK_IN）進行分頻，得到頻率平移后的時鐘（CLK_OUT）；

比例控制可編程分頻器，其分頻比控制碼的寬度為M位，并根據所述的M位二選一多路選擇器選擇的分頻比控制碼對基本可編程分頻器的輸出時鐘進行分頻；

D觸發器，該D觸發器的反向輸出端連接到D輸入端形成二分頻電路，對比例控制可編程分頻器的輸出時鐘進行二分頻，將二分頻后的輸出信號作為N位二選一多路選擇器和M位二選一多路選擇器的選擇控制信號。

2.如權利要求1所述的本振時鐘頻率平移電路，其中所述的基本可編程分頻器與比例控制可編程分頻器為任何結構的可編程分頻器。

3.如權利要求1所述的本振時鐘頻率平移電路，其中所述的基本可編程分頻器的輸入時鐘的頻率為本振時鐘頻率的K倍。

4.如權利要求1所述的本振時鐘頻率平移電路，其中所述的本振時鐘倍頻比K?<2^N。

5.如權利要求1所述的本振時鐘頻率平移電路，其中所述的基本可編程分頻器的輸入時鐘為方波信號。

6.如權利要求1所述的本振時鐘頻率平移電路，其中所述的N位二選一多路選擇器和M位二選一多路選擇器的選擇控制端可以為D觸發器的正向輸出端，也可以為D觸發器的反向輸出端。