[發明專利]一種B4-flash器件及其制作方法

有效

• 申請號: 201210432508.X
• 申請日: 2012-11-02
• 公開（公告）號: CN102938405A
• 公開（公告）日: 2013-02-20
• 發明（設計）人: 田志;顧經綸
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 上海申新律師事務所 31272
• 代理人: 竺路玲

技術領域

本發明涉及一種器件及其制作方法，尤其涉及一種適用于B4-flash編譯和空穴隧穿注入擦除的器件及其制作方法。

背景技術

對于NOR閃存記憶單元，最重要的限制其尺寸繼續縮減的是門極長度的縮短。這主要是由于溝道熱電子（CHE）注入編譯方式要求漏端有一定的電壓，而這個電壓對源漏端的穿透有很大的影響，對于短溝道器件溝道熱電子（CHE）方式不適用。另外一個問題是與NAND和AND數據存儲器件相比，這限制了NOR閃存的編譯產量。

最近，Shoji?Shukuri?et?.al?提出了一種新穎的利用襯底偏壓協助的帶到帶的隧穿引起的熱電子（B4?–flash）來進行編譯的P溝道記憶單元(“60nm?NOR?Flash?Memory?Cell?Technology?Utilizing?Back?Bias?Assisted?Band-to-Band?Tunneling?Induced?Hot-Electron?Injection?(B4-Flash)”?,?2006?Symposium?on?VLSI?Technology?Digest?of?Technical?Papers），其中的編譯是利用襯底協助的帶到帶的隧穿如圖1所示，首先是由門極和漏極電壓產生的電場產生帶到帶的隧穿的電子10。然后，這些電子10受到襯底偏置電壓產生的漏端空間電荷區電場加速到離開漏極有一定距離的區域，最后在襯底偏置電壓和門極電壓的垂直電場的作用下注入到電荷存儲層。雖然以前對于這種由襯底偏置協助的帶到帶的p溝道器件也有報道，然而，為了得到足夠的熱電子來編譯仍然需要較高的漏端電壓，過大的漏端電壓會使溝道穿通容易，從而會限制門極長度（T.Ohnakado,?et?al.,?IEEE?Trans.?EL,?Vol.46,?No.9,?1999,?pp.1866-1870.），也就限制了器件尺寸的縮減。

發明內容

鑒于上述的現有技術中的問題，本發明的實施例通過非均勻的氧化硅結構，來緩解氧化硅的退化，和電子局域注入編譯和空穴均勻注入擦除的影響，使器件的可靠性增加。

本發明提供的一種B4-flash器件，包括襯底和依次在襯底上形成的第一氧化硅層、氮化硅層和第二氧化硅層，所述第一氧化硅層包括沿溝道方向依次分布的第一段、第二段和第三段，所述第一段、第二段和第三段的厚度比為1.5~2.5:0.8~1.2:1.5~2.5。

在本發明的一個較佳實施方式中，所述第一段、第二段和第三段的厚度比為2:1:2。

在本發明的另一較佳實施方式中，所述第一段、第二段和第三段的長度比為0.8~1.2:2.5~3.5:0.8~1.2。

在本發明的另一較佳實施方式中，所述第一段、第二段和第三段的長度比為1:3:1。

在本發明的另一較佳實施方式中，所述第一氧化硅層的第一段的厚度為1~4?nm。

在本發明的另一較佳實施方式中，所述氮化硅層的厚度為5~20?nm。

一種上述的B4-flash器件的制作方法，其特征在于，包括以下步驟：

步驟1，在襯底上形成氧化硅層，通過刻蝕形成所述第一氧化硅層；

步驟2，在所述第一氧化硅層上依次形成所述氮化硅層和第二氧化硅層。

在本發明的另一較佳實施方式中，還包括步驟3：通過刻蝕和離子注入形成柵極。

本發明的實施例形成了具有非均勻的SONOS?結構，其中的隧穿氧化硅層，促使電場強度在不同區域的分布不同。中間區域的氧化硅層由于具有較薄的厚度可以有較強的電場，在富勒-諾德罕的隧穿編譯時，可以由較多的空穴通過此區域。溝道區的兩邊有較厚的隧穿氧化硅層，電場強度較小，進入這些區域的空穴較少，從而使擦除速度提高。并且非均勻的空穴注入，使編譯和擦除循環后的兩邊區域空穴剩余量小，從而提高器件的性能。制程工藝和CMOS兼容，節約了成本。

附圖說明

圖1是現有器件的結構示意圖；

圖2是現有器件的耐久性曲線；

圖3是本發明的實施例的結構示意圖；

圖4是本發明的實施例的性能示意圖。

具體實施方式

以下將結合附圖對本發明做具體闡釋。